Mikrokontrolery

Termin Input Capture oznacza reakcję na zdarzenia, które mogą się pojawić w trakcie pracy mikrokontrolera. Reakcja ta polega na zapisaniu czasu wystąpienia tego zdarzenia, czyli na Rejestracji Czasu Zdarzenia Wejściowego. Odbywa się to w ten sposób, iż w momencie wykrycia zdarzenia (np. zmiany poziomu sygnału na określonej końcówce mikrokontrolera) następuje zapamiętanie w osobnym rejestrze stanu timera/licznika (stąd słowo Capture, które po angielsku oznacza "przechwycenie" lub "zarejestrowanie"). Stan ten jest znacznikiem czasu (ang. time-stamp), w którym wystąpiło zdarzenie i może być w różny sposób wykorzystywany w aplikacji.

Termin Output Compare odnosi się do zmiany stanu wybranej końcówki, jeśli wewnętrzny licznik odmierzy odpowiedni czas. Odbywa się to w ten sposób, iż stan licznika jest porównywany z rejestrem przechowującym znacznik czasu. Gdy licznik osiągnie wartość znacznika czasu, występuje zgodność porównania (ang. Compare Match) i w tym momencie mikrokontroler może wykonać różne operacje, np. zmienić stan logiczny określonej końcówki. Pozwala to generować różne przebiegi czasowe.

Wszystkie porty AVR posiadają możliwość pracy jako wejście lub wyjście danych, gdy używa się ich jako ogólne, cyfrowe porty wejścia/wyjścia. Oznacza to, iż kierunek pracy jednego portu (wejście lub wyjście) można zmieniać bez ryzyka niezamierzonej zmiany kierunku innych portów za pomocą instrukcji SBI i CBI. To samo dotyczy stanów wyjściowych (jeśli dany port pracuje jako wyjście) lub włączania/wyłączania oporników podciągających (ang. pull-up resistors). Każdy z buforów wyjściowych posiada symetryczne Parametry obciążenia z możliwością pochłaniania lub wyprowadzania prądu. Porty posiadają wystarczającą obciążalność do sterowania bezpośrednio wyświetlaczami LED. Wszystkie porty posiadają indywidualnie wybierane oporniki podciągające o oporności niezależnej od napięcia zasilającego. Wszystkie końcówki we/wy posiadają diody zabezpieczające zarówno do V_CC jak i do masy, co zaznaczono na rysunku poniżej. Kompletną listę parametrów znajdziesz w rozdziale "Typowe Parametry  – T_A = -40°C do 85°C".

Wszystkie rejestry i odwołania do bitów w tym rozdziale są zapisane w sposób ogólny. Mała litera “x” reprezentuje literową nazwę portu, a mała litera "n" reprezentuje numer bitu. Jednakże, gdy stosuje się definicje rejestru lub bitu w programie, należy stosować precyzyjną postać nazwy. Na przykład PORTB3 dla bitu nr 3 w porcie B, tutaj ogólnie zapisanego jako PORTxn. Fizyczne rejestry we/wy i pozycje ich bitów opisane są dalej w tym rozdziale.

Dla każdego portu przydzielone są trzy adresy w pamięci we/wy, po jednym dla rejestru danych – PORTx (ang. Data Register), dla rejestru kierunku danych – DDRx (ang. Data Direction Register)   i dla rejestru portu wejściowego – PINx (ang. Port Input Pins). Rejestr portu wejściowego znajduje się w komórce pamięci we/wy, której zawartość można tylko odczytywać, natomiast pozostałe komórki portów danych i można odczytywać i zapisywać. Dodatkowo bit wyłączania oporników podciągających PUD (ang. Pull-up Disable) w rejestrze SFIOR po ustawieniu na jeden wyłącza funkcję podciągania dla wszystkich końcówek  we wszystkich portach.

Użycie portu we/wy jako ogólnego portu cyfrowego opisane jest w następnym podrozdziale. Większość końcówek portów jest multipleksowana z alternatywnymi funkcjami mikrokontrolera, co opisano w podrozdziale "Alternatywne funkcje Portu". Opis tych funkcji znajdziesz w dalszych rozdziałach.

Zauważ, iż włączenie alternatywnej funkcji na niektórych wyprowadzeniach portu nie wpływa na używanie innych wyprowadzeń w porcie jako ogólnego cyfrowego we/wy.

Uwaga: 1. WPx, WDx, RRx, RPx, i RDx są wspólne dla wszystkich końcówek w obrębie tego samego portu. clk_I/O, SLEEP i PUD są wspólne dla wszystkich portów.

Konfigurowanie końcówki

Każda końcówka portu składa się z trzech bitów rejestrowych: DDxn, PORTxn i PINxn. Jak pokazano w podrozdziale "Opis rejestrów" bity DDxn są dostępne pod adresem we/wy DDRx, bity PORTxn pod adresem we/wy PORTx, a bity PINxn pod adresem we/wy PINx.

Bit DDxn w rejestrze DDRx wybiera kierunek pracy tej końcówki. Jeśli w DDxn jest zapisany stan logiczny 1, to Pxn zostaje skonfigurowane jako wyjście. Jeśli DDxn jest wyzerowane,, Pxn jest skonfigurowane jako końcówka wejścia.

Jeśli w PORTxn zostanie zapisany stan logiczny 1, gdy ta końcówka pracuje jako wejście, to uaktywniony będzie opornik podciągający. Aby wyłączyć opornik podciągający, należy wpisać do PORTxn zero lub skonfigurować tę końcówkę jako końcówkę wyjścia. Gdy warunek resetu staje się aktywny, końcówki portu przechodzą w stan wysokiej rezystancji, nawet jeśli nie pracuje żaden zegar.

Jeśli w PORTxn zostanie zapisany stan logiczny 1, gdy końcówka ta jest skonfigurowana jako końcówka wyjścia, to zostaje ona wysterowana w stan wysoki 1. Jeśli do PORTxn zostanie wpisane zero logiczne, gdy końcówka pracuje jako wyjście, to zostanie ona wysterowana w stan niski 0.

Gdy występuje przełączenie pomiędzy stanem wysokiej impedancji ({DDxn, PORTxn} = 0b00) a wyjściem w stanie wysokim 1 ({DDxn, PORTxn} = 0b11), musi pojawić się stan pośredni albo z włączonym opornikiem podciągającym ({DDxn, PORTxn} = 0b01), albo z wyjściem w stanie niskim ({DDxn, PORTxn} = 0b10). Zwykle stan z włączonym opornikiem podciągającym jest w pełni akceptowalny, ponieważ środowisko z wysoką impedancją nie zauważy różnicy pomiędzy mocnym wysterowaniem w stan wysoki a podciągnięciem za pomocą opornika. Jeśli tak nie jest, to można ustawić bit PUD w rejestrze SFIOR w celu wyłączenia oporników podciągających we wszystkich portach.

Przełączenie pomiędzy wejściem z podciąganiem oraz wyjściem w stanie niskim daje ten sam problem. Użytkownik musi użyć albo stanu wysokiej impedancji ({DDxn, PORTxn} = 0b00), albo wysokiego stanu wyjściowego ({DDxn, PORTxn} = 0b11) w kroku pośrednim. Poniższa tabela podsumowuje sygnały sterujące dla wartości sygnału na końcówce portu:

Odczyt wartości końcówki

Niezależnie od ustawienia bitu kierunku danych DDxn końcówka portu może być odczytywana poprzez bit rejestrowy PINxn. Jak pokazano na schemacie z początku podrozdziału bit rejestrowy PINxn i poprzedzający go przerzutnik latch tworzą synchronizator. Jest on potrzebny, aby uniknąć metastabilności, jeśli fizyczna końcówka zmienia wartość w pobliżu zbocza wewnętrznego zegar, lecz wprowadza on również pewne opóźnienie.

Poniższy rysunek pokazuje wykres czasowy synchronizacji, gdy odczytywany jest stan logiczny przykładany zewnętrznie do końcówki portu. Maksymalne i minimalne czasy opóźnień propagacyjnych są oznaczone odpowiednio jako t_pd,max i t_pd,min.

Rozważmy sytuację, gdy okres zegarowy rozpoczyna się tuż za pierwszą opadającą krawędzią zegara systemowego. Przerzutnik latch jest zatrzaśnięty przy niskim poziomie sygnału zegarowego, a staje się przezroczysty (na wyjściu pojawia się sygnał z wejścia D), gdy sygnał zegara przyjmuje stan wysoki, co pokazuje na powyższym wykresie zakreskowany na czerwono obszar. Gdy sygnał zegara wróci do stanu niskiego, wartość sygnału z wejścia zostaje zatrzaśnięta w przerzutniku latch. Przy następnej krawędzi narastającej zegara stan wyjścia Q przerzutnika latch zostaje przepisany do bitu rejestru PINxn. Jak pokazują czasy t_pd,max i t_pd,min, przejście sygnału z końcówki do bitu portu PINxn będzie opóźnione o czas pomiędzy ½ a 1½ okresu zegara systemu.

Gdy odczytywana jest wartość końcówki portu ustawiona programowo, należy wstawić instrukcję NOP, jak pokazano na poniższym wykresie. Instrukcja OUT ustawia przerzutnik latch przy dodatniej krawędzi zegara (przejście z 0 na 1). W tym przypadku opóźnienie t_pd wprowadzane przez synchronizator wynosi jeden okres zegara systemowego.

Poniższy przykład kodu pokazuje, jak ustawić końcówki portu B 0 i 1 w stan wysoki, 2 i 3 w stan niski, i zdefiniować końcówki 4...7 jako wejścia z opornikiem podciągającym podpiętym do końcówek 6 i 7. Końcówki są odczytywane z powrotem, lecz jak przedyskutowano poprzednio, została wstawiona instrukcja NOP, aby móc odczytać wartość poprzednio przypisaną do niektórych z końcówek.

Przykład w kodzie maszynowym(1)

... ; Zdefiniuj podciąganie i ustaw wyjścia w stan wysoki ; Zdefiniuj kierunki dla końcówek portu ldi r16,(1<<PB7)|(1<<PB6)|(1<<PB1)|(1<<PB0) ldi r17,(1<<DDB3)|(1<<DDB2)|(1<<DDB1)|(1<<DDB0) out PORTB,r16 out DDRB,r17 ; Wstaw NOP dla synchronizacji nop ; Odczytaj końcówki portu in r16,PINB ...

Przykład w języku C

unsigned char i; ... /* Zdefiniuj podciąganie i ustaw wyjścia w stan wysoki */ /* Zdefiniuj kierunki dla końcówek portu */ PORTB = (1<<PB7)|(1<<PB6)|(1<<PB1)|(1<<PB0); DDRB = (1<<DDB3)|(1<<DDB2)|(1<<DDB1)|(1<<DDB0); /* Wstaw NOP dla synchronizacji */ _NOP(); /* Odczytaj końcówki portu */ i = PINB; ...

Uwaga:

1.

W programie asemblerowym używane są dwa rejestry tymczasowe w celu zminimalizowania czasu użycia oporników podciągających na końcówkach 0, 1, 6 i 7, aż zostaną właściwie ustawione bity kierunku, definiując bity 2 i 3 jako stan niski oraz redefiniując bity 0 i 1 jako mocno wysterowane w stan wysoki.

Uaktywnienienie wejścia cyfrowego a tryby uśpienia

Jak pokazano na schemacie z początku rozdziału, wejściowy sygnał cyfrowy może zostać zwarty do masy przed wejściem bramki Schmitta:

Sygnał oznaczony na tym rysunku jako SLEEP jest ustawiany przez sterownik usypiania mikrokontrolera w trybie wyłączania napięcia (ang. Power-down Mode), w trybie oszczędzania energii (ang. Power-save Mode), w trybie gotowości (ang. Stand-by Mode) i w trybie rozszerzonej gotowości (ang. Extended Stand-by Mode), aby uniknąć wysokiego poboru energii, jeśli jakieś sygnały wejściowe pozostawiono w stanie pośrednim np. w pobliżu wartości analogowej V_CC/2.

Sygnał SLEEP zostaje anulowany dla końcówek portu aktywowanych jako końcówki przerwań zewnętrznych. Jeśli żądanie przerwania zewnętrznego nie jest włączone, to sygnał SLEEP jest aktywny również dla tych końcówek. Sygnał SLEEP jest również anulowany przez różne inne funkcje alternatywne, jak opisano w kolejnym podrozdziale.

Jeśli wysoki stan logiczny utrzymuje się na końcówce asynchronicznego przerwania zewnętrznego skonfigurowanej jako "przerwanie przy narastającym zboczu, opadającym zboczu lub zmianie stanu końcówki", gdy przerwanie zewnętrzne nie jest uaktywnione, to odpowiadający tej końcówce znacznik przerwania zewnętrznego zostanie ustawiony, gdy mikrokontroler wybudzi się z powyżej wspomnianego trybu uśpienia, ponieważ zwarcie do masy w tych trybach uśpienia powoduje zmianę stanu logicznego.

Niepodłączone końcówki

Jeśli niektóre końcówki są nieużywane, to zaleca się, aby te końcówki posiadały zdefiniowany poziom. Nawet jeśli większość wejść cyfrowych jest wyłączona w głębokich trybach uśpienia, jak opisano powyżej, niepodłączonych wejść należy unikać, aby zmniejszyć pobór prądu we wszystkich innych trybach, gdzie cyfrowe wejścia są włączone (reset, tryb aktywny i tryb bezczynności).

Najprostszą metodą zapewnienia zdefiniowanego poziomu nieużywanej końcówki jest włączenie wewnętrznych oporników podciągających. W tym wypadku opornik podciągający będzie wyłączony podczas resetu. Jeśli niski pobór prądu podczas resetu jest ważny, to zaleca się użycie zewnętrznych oporników podciągających w górę lub w dół (dołączonych do Vcc lub do GND). Nie jest zalecane bezpośrednie podłączanie nieużywanych końcówek do Vcc lub do GND, ponieważ może to spowodować pobór nadmiernego prądu, jeśli końcówka zostanie przypadkowo skonfigurowana jako wyjście.

Ilustracja na powyższym obrazku służy jako ogólny opis, który odnosi się do wszystkich końcówek portów w rodzinie mikrokontrolerów AVR. Niektóre sygnały anulujące mogą nie występować we wszystkich końcówkach portów.

Poniższa tabela podsumowuje funkcje sygnałów anulujących. Indeksy końcówek i portów z obrazka powyżej nie będą pokazywane w następnych tabelach. Sygnały anulujące są generowane wewnętrznie w modułach posiadających alternatywną funkcję.

Kolejne podrozdziały krótko opisują alternatywne funkcje dla każdego portu oraz łączą sygnały anulujące z tymi funkcjami. Więcej szczegółów znajdziesz w opisie funkcji alternatywnych w dalszych rozdziałach.

Alternatywne funkcje portu A

Alternatywną funkcją portu A jest dolny bajt adresu oraz linie danych dla interfejsu pamięci zewnętrznej.

Poniższe tabele odwzorowują funkcje alternatywne portu A w zależności od sygnałów sterujących.

Alternatywne funkcje portu B

Alternatywna konfiguracja końcówek portu B jest następująca:

OC2/OC1C, Bit 7

OC2, wyjście zgodności porównania: Końcówka PB7 może służyć jako zewnętrzne wyjście dla modułu Output Compare timera/licznika 2. Końcówka musi zostać skonfigurowana jako wyjście (ustawiony bit DDB7), aby służyła tej funkcji. Końcówka OC2 jest również końcówką wyjściową dla funkcji trybu PWM timera.

OC1C, Wyjście zgodności porównani C: Końcówka PB7 może służyć jako zewnętrzne wyjście dla modułu Output Compare C timera/licznika 1. Końcówka musi zostać skonfigurowana jako wyjście (ustawiony bit DDB7), aby służyła tej funkcji. Końcówka OC1C jest również końcówką wyjściową dla funkcji trybu PWM timera.

OC1B, Bit 6

OC1B, Wyjście zgodności porównania B: Końcówka PB6 może służyć jako zewnętrzne wyjście dla modułu Output Compare B timera/licznika 1. Końcówka musi zostać skonfigurowana jako wyjście (ustawiony bit DDB6), aby służyła tej funkcji. Końcówka OC1B jest również końcówką wyjściową dla funkcji trybu PWM timera.

OC1A, Bit 5

OC1A, Wyjście zgodności porównania A: Końcówka PB5 może służyć jako zewnętrzne wyjście dla modułu Output Compare A timera/licznika 1. Końcówka musi zostać skonfigurowana jako wyjście (ustawiony bit DDB5), aby służyła tej funkcji. Końcówka OC1A jest również końcówką wyjściową dla funkcji trybu PWM timera.

OC0, Bit 4

OC0, Wyjście zgodności porównania A: Końcówka PB4 może służyć jako zewnętrzne wyjście dla modułu Output Compare timera/licznika 0. Końcówka musi zostać skonfigurowana jako wyjście (ustawiony bit DDB4), aby służyła tej funkcji. Końcówka OC0 jest również końcówką wyjściową dla funkcji trybu PWM timera.

MISO – Port B, Bit 3

MISO: Końcówka wejścia danych Master/wyjście danych Slave dla kanału SPI. Gdy SPI jest skonfigurowane jako Master, to końcówka ta pracuje jako wejście niezależnie od ustawień bitu DDB3. Gdy SPI zostało włączone jako Slave, to kierunek danych na tej końcówce kontrolowany jest bitem DDB3. Gdy końcówka zostaje zmuszona do pracy jako wejście, to opornik podciągający wciąż może być kontrolowany bitem PORTB3.

MOSI – Port B, Bit 2

MOSI: Wyjście danych Master/wejście danych Slave dla kanału SPI. Gdy SPI zostało włączone jako Slave, końcówka pracuje jako wejście niezależnie od stanu bitu DDB2. Gdy SPI zostało włączone jako Master, kierunek danych ma tej końcówce kontroluje bit DDB2. Gdy końcówka zostaje zmuszona do pracy jako wejście, to opornik podciągający wciąż może być kontrolowany bitem PORTB2.

SCK – Port B, Bit 1

SCK: Wyjście zegara Master/wejście zegara Slave dla kanału SPI. Gdy SPI zostało włączone w trybie Slave, to końcówka ta jest skonfigurowana jako wejście niezależnie od stanu bitu DDB1. Gdy SPI zostało włączone jako Master, kierunek danych ma tej końcówce kontroluje bit DDB1. Gdy końcówka zostaje zmuszona do pracy jako wejście, to opornik podciągający wciąż może być kontrolowany bitem PORTB1.

SS – Port B, Bit 0

SS: Wejście wyboru portu Slave. Gdy SPI zostało włączone jako Slave, to końcówka ta jest skonfigurowana jako wejście niezależnie od stanu bitu DDB0. W trybie Slave moduł SPI zostaje uaktywniony, gdy ta końcówka jest wysterowana stanem niskim. Gdy SPI jest włączone jako Master, kierunek danych na tej końcówce kontroluje bit DDB0. Gdy końcówka zostaje zmuszona do pracy jako wejście, to opornik podciągający wciąż może być kontrolowany bitem PORTB0.

Poniższe tabele odwzorowują funkcje alternatywne portu B w zależności od sygnałów sterujących. Wejście SPI MSTR i Wyjście SPI SLAVE tworzą sygnał MISO, natomiast MOSI jest podzielone na Wyjście SPI
MSTR i Wejście SPI SLAVE.

Alternatywne funkcje portu C

W trybie kompatybilności z ATmega103 port C jest tylko wejściem. Port C posiada funkcję alternatywną jako górny bajt adresu dla interfejsu pamięci zewnętrznej.

Poniższe tabele odwzorowują funkcje alternatywne portu C w zależności od sygnałów sterujących.

Alternatywne funkcje portu D

Końcówki portu D z alternatywnymi funkcjami pokazuje poniższa tabelka.

Alternatywna konfiguracja końcówek portu D jest następująca:

T2 – Port D, Bit 7

T2, źródło zegarowe timera/licznika 2.

T1 – Port D, Bit 6

T1, źródło zegarowe timera/licznika 1.

XCK1 – Port D, Bit 5

XCK1, zegar zewnętrzny USART1. Bit DDD5 rejestru kierunku danych (ang. Data Direction Register, DDRD) określa, czy końcówka zegarowa jest wyjściem (bit DDD5 ustawiony), czy wejściem (bit DDD5 wyzerowany). Końcówka XCK1 jest aktywna tylko wtedy, gdy moduł USART1 pracuje w trybie synchronicznym.

ICP1 – Port D, Bit 4

ICP1 – Końcówka Input Capture 1: Końcówka PD4 może pracować jako końcówka Input Capture dla timera/licznika 1.

INT3/TXD1 – Port D, Bit 3

INT3, Źródło przerwania zewnętrznego 3: Końcówka PD3 może służyć jako źródło przerwania zewnętrznego dla mikrokontrolera.
TXD1, Dane wysyłane (końcówka wyjścia danych dla modułu USART1). Gdy zostanie włączony nadajnik modułu USART1, końcówka ta jest skonfigurowana jako wyjście bez względu na wartość bitu DDD3.

INT2/RXD1 – Port D, Bit 2

INT2, Źródło przerwania zewnętrznego 2: Końcówka PD2 może służyć jako źródło przerwania zewnętrznego dla mikrokontrolera.
RXD1, Dane odbierane (końcówka wejśĉia danych dla modułu USART1). Gdy odbiornik modułu USART1 zostanie włączony, to ta końcówka jest konfigurowana jako wejście bez względu na wartość bitu DDD2. Gdy  USART wymusza pracę tej końcówki jako wejście, opornik podciągający wciąż może być kontrolowany bitem PORTD2.

INT1/SDA – Port D, Bit 1

INT1, Źródło przerwania zewnętrznego 1: Końcówka PD1 może służyć jako źródło przerwania zewnętrznego dla mikrokontrolera.
SDA, Dane 2-przewodowego interfejsu szeregowego : Gdy zostanie ustawiony bit TWEN w rejestrze TWCR w celu włączenia 2-przewodowego interfejsu szeregowego, to końcówka PD1jest odłączana od portu i staje się końcówką we/wy danych dla 2-przewodowego interfejsu szeregowego. W tym trybie końcówka posiada filtr zakłóceń do tłumienia impulsów szpilkowych krótszych od 50 ns w sygnale wejściowym, a końcówka sterowana jest przez drajwer z otwartym drenem z ograniczeniem stromości zbocza.

INT0/SCL – Port D, Bit 0

INT0, Źródło przerwania zewnętrznego 0: Końcówka PD0 może służyć jako źródło przerwania zewnętrznego dla mikrokontrolera.
SCL, Zegar 2-przewodowego interfejsu szeregowego: Gdy zostanie ustawiony bit TWEN w rejestrze TWCR w celu włączenia 2-przewodowego interfejsu szeregowego, to końcówka PD0 jest odłączana od portu i staje się końcówką we/wy zegara szeregowego dla 2-przewodowego interfejsu szeregowego. W tym trybie końcówka posiada filtr zakłóceń do tłumienia impulsów szpilkowych krótszych od 50 ns w sygnale wejściowym, a końcówka sterowana jest przez drajwer z otwartym drenem z ograniczeniem stromości zbocza.

Poniższe tabele odwzorowują funkcje alternatywne portu D w zależności od sygnałów sterujących.

Alternatywne funkcje portu E

Końcówki portu E z alternatywnymi funkcjami pokazuje poniższa tabelka.

INT7/ICP3 – Port E, Bit 7

INT7, Źródło przerwania zewnętrznego 7: Końcówka PE7 może służyć jako źródło przerwania zewnętrznego.
ICP3 – Końcówka 3 Input Capture: Końcówka PE7 może służyć jako końcówka Input Capture dla timera/licznika 3.

INT6/T3 – Port E, Bit 6

INT6, Źródło przerwania zewnętrznego 6: Końcówka PE6 może służyć jako źródło przerwania zewnętrznego.
T3, Źródło zegarowe timera/licznika 3.

INT5/OC3C – Port E, Bit 5

INT5, Źródło przerwania zewnętrznego 5: Końcówka PE5 może służyć jako źródło przerwania zewnętrznego.
OC3C, Wyjście zgodności porównania C (ang. Output Compare Match C): Końcówka PE5 może służyć jako wyjście Output Compare C timera/licznika 3.Końcówkę należy skonfigurować jako wyjście (bit DDE5 ustawiony na 1), aby służyła tej funkcji. Końcówka OC3C jest również końcówką wyjściową funkcji trybu PWM timera.

INT4/OC3B – Port E, Bit 4

INT4, Źródło przerwania zewnętrznego 4: Końcówka PE4 może służyć jako źródło przerwania zewnętrznego.
OC3B, Wyjście zgodności porównania B (ang. Output Compare Match B): Końcówka PE4 może służyć jako wyjście Output Compare B timera/licznika 3.Końcówkę należy skonfigurować jako wyjście (bit DDE4 ustawiony na 1), aby służyła tej funkcji. Końcówka OC3B jest również końcówką wyjściową funkcji trybu PWM timera.

AIN1/OC3A – Port E, Bit 3

AIN1 – Wejście odwracające komparatora analogowego. Końcówka ta jest połączona bezpośrednio z odwracającym wejściem komparatora analogowego.
OC3A, Wyjście zgodności porównania A (ang. Output Compare Match A): Końcówka PE3 może służyć jako wyjście Output Compare A timera/licznika 3.Końcówkę należy skonfigurować jako wyjście (bit DDE3 ustawiony na 1), aby służyła tej funkcji. Końcówka OC3A jest również końcówką wyjściową funkcji trybu PWM timera.

AIN0/XCK0 – Port E, Bit 2

AIN0 – Wejście nieodwracające komparatora analogowego. Końcówka ta jest połączona bezpośrednio z nieodwracającym wejściem komparatora analogowego.
XCK0, Zegar zewnętrzny modułu USART0. Bit DDE2 rejestru kierunku danych DDRE określa, czy zegar jest wyjściem (DDE2 ustawiony na jeden) lub wejściem (DDE2 wyzerowany). Końcówka XCK0 jest aktywna tylko przy pracy w trybie synchronicznym modułu USART0.

PDO/TXD0 – Port E, Bit 1

PDO, Wyjście danych szeregowego programowania SPI. Podczas ładowania w programowaniu szeregowym końcówka ta jest używana jako linia wyjścia danych dla ATmega64A.
TXD0, Końcówka nadawcza modułu USART0.

PDI/RXD0 – Port E, Bit 0

PDI, Wejście danych szeregowego programowania SPI. Podczas ładowania w programowaniu szeregowym końcówka ta jest używana jako linia wejścia danych dla ATmega64A.
RXD0, Końcówka odbiorcza modułu USART0. Dane odbierane (końcówka wejścia danych dla modułu USART0). Gdy zostaje włączony odbiornik modułu USART0, końcówka ta jest konfigurowana jako wejście niezależnie od wartości bitu DDE0 w rejestrze kierunku danych portu E DDRE. Gdy moduł USART0 wymusza na tej końcówce pracę jako wejście, wpisanie logicznej jedynki do bitu PORTE0 w rejestrze PORTE włączy wewnętrzny opornik podciągający.

Poniższe tabele odwzorowują funkcje alternatywne portu E w zależności od sygnałów sterujących.

Alternatywne funkcje portu F

Alternatywnymi funkcjami portu F są wejścia analogowe dla przetwornika analogowo/cyfrowego. Jeśli niektóre końcówki portu F zostaną skonfigurowane jako wyjścia, to ważne jest, aby nie przełączały poziomów podczas trwania konwersji. To mogłoby zaburzyć jej wynik. W trybie kompatybilności z ATmega103 port F jest tylko wejściem. Jeśli zostanie włączony interfejs JTAG, oporniki podciągające na końcówkach PF7(TDI), PF5(TMS) i PF4(TCK) będą włączone nawet w przypadku wystąpienia resetu.

Końcówki portu F z alternatywnymi funkcjami pokazuje poniższa tabelka.

TDI, ADC7 – Port F, Bit 7

ADC7, Przetwornik analogowo/cyfrowy, kanał 7.
TDI, Wejście danych testu JTAG: Szeregowe dane wejściowe, które mają być wsunięte do rejestru instrukcji lub rejestru danych (łańcuchy skanowania). Gdy zostanie włączony interfejs JTAG, końcówka ta nie może być używana jako końcówka we/wy.

TDO, ADC6 – Port F, Bit 6

ADC6, Przetwornik analogowo/cyfrowy, kanał 6.
TDO, Wyjście danych testu JTAG: Szeregowe dane wyjściowe z rejestru instrukcji lub z rejestru danych. Gdy zostanie włączony interfejs JTAG, końcówka ta nie może być używana jako końcówka we/wy. Końcówka TDO znajduje się w stanie wysokiej impedancji do momentu, gdy kontroler TAB określi, iż dane wysuwane zostały wprowadzone.

TMS, ADC5 – Port F, Bit 5

ADC5, Przetwornik analogowo/cyfrowy, kanał 5.
TMS, Wybór trybu testu JTAG: Końcówki tej używa się do nawigowania poprzez automat stanu sterownika TAP. Gdy zostanie włączony interfejs JTAG, końcówka ta nie może być używana jako końcówka we/wy.

TCK, ADC4 – Port F, Bit 4

ADC4, Przetwornik analogowo/cyfrowy, kanał 4.
TCK, Zegar testu JTAG: Praca JTAG jest synchroniczna z TCK. Gdy zostanie włączony interfejs JTAG, końcówka ta nie może być używana jako końcówka we/wy.

ADC3 - ADC0 – Port F, Bity 3:0

Przetwornik analogowo/cyfrowy, kanały 3:0.

Poniższe tabele odwzorowują funkcje alternatywne portu F w zależności od sygnałów sterujących.

Alternatywne funkcje portu G

W trybie kompatybilności z ATmega103 tylko funkcje alternatywne są jedynymi funkcjami portu G, który nie może być używany jako ogólny port cyfrowy. Konfiguracja końcówek dla funkcji alternatywnych jest następująca:

TOSC1 – Port G, Bit 4

TOSC1, Końcówka 1 oscylatora timera: Gdy bit AS0 rejestru ASSR zostanie ustawiony w celu włączenia asynchronicznego taktowania timera/licznika 0, to końcówka PG4 jest odłączana od portu i staje się odwracającym wyjściem wzmacniacza oscylatora. W tym trybie do tej końcówki podłączony jest oscylator kwarcowy, a sama końcówka nie może być używana jako końcówka we/wy.

TOSC2 – Port G, Bit 3

TOSC2, Końcówka 2 oscylatora timera: Gdy bit AS0 rejestru ASSR zostanie ustawiony w celu włączenia asynchronicznego taktowania timera/licznika 0, to końcówka PG3 jest odłączana od portu i staje się odwracającym wejściem wzmacniacza oscylatora. W tym trybie do tej końcówki podłączony jest oscylator kwarcowy, a sama końcówka nie może być używana jako końcówka we/wy.

ALE – Port G, Bit 2

ALE jest sygnałem włączającym zatrzaskiwanie adresu dla pamięci zewnętrznej.

RD – Port G, Bit 1

RD jest sygnałem strobu odczytu pamięci zewnętrznej.

WR – Port G, Bit 0

WR sygnałem strobu zapisu pamięci zewnętrznej.

Poniższe tabele odwzorowują funkcje alternatywne portu F w zależności od sygnałów sterujących.

PORTA – Port A Data Register – Rejestr danych portu A

DDRA – Port A Data Direction Register – Rejestr kierunku danych portu A

PINA – Port A Input Pins Address – Adres stanu końcówek wejściowych portu A

PORTB – Port B Data Register – Rejestr danych portu B

DDRB – Port B Data Direction Register – Rejestr kierunku danych portu B

PINB – Port B Input Pins Address – Adres stanu końcówek wejściowych portu B

PORTC – Port C Data Register – Rejestr danych portu C

DDRC – Port C Data Direction Register – Rejestr kierunku danych portu C

PINC – Port C Input Pins Address – Adres stanu końcówek wejściowych portu C

W trybie kompatybilności z ATmega103 rejestry DDRC i PINC są inicjalizowane jako wyjście przeciwsobne ze stanem zero. Końcówki portu przyjmują swoje wartości początkowe, nawet gdy zegar nie pracuje. Zwróć uwagę, iż rejestry DDRC i PINC są dostępne w trybie kompatybilności z  ATmega103, lecz nie powinny być używane dla 100% kompatybilności wstecznej.

PORTD – Port D Data Register – Rejestr danych portu D

DDRD – Port D Data Direction Register – Rejestr kierunku danych portu D

PIND – Port D Input Pins Address – Adres stanu końcówek wejściowych portu D

PORTE – Port E Data Register – Rejestr danych portu E

DDRE – Port E Data Direction Register – Rejestr kierunku danych portu E

PINE – Port E Input Pins Address – Adres stanu końcówek wejściowych portu E

PORTF – Port F Data Register – Rejestr danych portu F

DDRF – Port F Data Direction Register – Rejestr kierunku danych portu F

PINF – Port F Input Pins Address – Adres stanu końcówek wejściowych portu F

Zauważ, iż rejestry PORTF i DDRF są niedostępne w trybie kompatybilności z ATmega103, gdzie port F służy jedynie jako wejście cyfrowe.

PORTG – Port G Data Register – Rejestr danych portu G

DDRG – Port G Data Direction Register – Rejestr kierunku danych portu G

PING – Port G Input Pins Address – Adres stanu końcówek wejściowych portu G

Zauważ, iż porty PORTG, DDRG i PING są niedostępne w trybie kompatybilności z ATmega103, w którym port G służy tylko jako swoje funkcje alternatywne (TOSC1, TOSC2, WR, RD i ALE).

SFIOR – Special Function IO Register – Rejestr funkcji specjalnych

Bit 2 – PUD: Pull-up Disable – Wyłączenie oporników podciągających

Gdy ten bit zostanie zapisany logiczną jedynką, oporniki podciągające w portach we/wy są wyłączone, nawet jeśli rejestry DDxn i PORTxn skonfigurowano do włączenia tych oporników ({DDxn, PORTxn} = 0b01). Zobacz do podrozdziału "Konfigurowanie końcówki".