Technika cyfrowa - ATmega64

UWAGA:

Przeciążenie układu poza podane tutaj wartości ekstremalne może spowodować jego trwałe uszkodzenie. Również wystawienie układu przez dłuższy czas na podane tutaj warunki ekstremalne może wpłynąć na poprawność działania mikrokontrolera oraz jego trwałość.

Temperatura pracy		-55°C do +125°C
Temperatura przechowywania		-65°C do +150°C
Napięcie względem masy na dowolnej końcówce z wyjątkiem RESET		-0,5V do V_CC+0,5V
Napięcie względem masy na końcówce RESET		-0,5V do +13,0V
Maksymalne napięcie pracy		6,0V
Prąd stały na końcówkę we/wy		40,0 mA
Prąd stały na końcówkach V_CC i GND		200,0 ... 400,0 mA

Na początek: podrozdziału strony

T_A = -40°C do +85°C, V_CC = 2,7V do 5,5V (o ile nie podano inaczej)

Symbol	Parametr	Warunki	Min.	Typ.	Max.	Jednostka
V_IL	Napięcie wejściowe dla stanu 0 z wyjątkiem końcówek XTAL1 i RESET	V_CC = 2,7 - 5,5V	-0,5		0,2V_CC⁽¹⁾	V
V_IH	Napięcie wejściowe dla stanu 1 z wyjątkiem końcówek XTAL1 i RESET	V_CC = 2,7 - 5,5V	0,6V_CC⁽²⁾		V_CC+0,5
V_IL1	Napięcie wejściowe dla stanu 0 na końcówce XTAL1	V_CC = 2,7 - 5,5V	-0,5		0,1V_CC⁽¹⁾
V_IH1	Napięcie wejściowe dla stanu 1 na końcówce XTAL1	V_CC = 2,7 - 5,5V	0,7V_CC⁽²⁾		V_CC+0,5
V_IL2	Napięcie wejściowe dla stanu 0 na końcówce RESET	V_CC = 2,7 - 5,5V	-0,5		0,2V_CC
V_IH2	Napięcie wejściowe dla stanu 1 na końcówce RESET	V_CC = 2,7 - 5,5V	0,85V_CC⁽²⁾		V_CC+0,5
V_OL	Napięcie wyjściowe dla stanu 0⁽³⁾, (porty A, B, C, D, E, F i G)	I_OL = 20mA, V_CC = 5V I_OL = 10mA, V_CC = 3V			0,9 0,6
V_OH	Napięcie wyjściowe dla stanu 1⁽⁴⁾, (porty A, B, C, D, E, F i G)	I_OH = -20mA, V_CC = 5V I_OH = -10mA, V_CC = 3V	4,2 2,2
I_IL	Wejściowy prąd upływu końcówki we/wy	V_CC = 5,5V, końcówka w stanie 0 (wartość bezwzględna)			1,0	μA
I_IH	Wejściowy prąd upływu końcówki we/wy	V_CC = 5,5V, końcówka w stanie 1 (wartość bezwzględna)			1,0	μA
R_RST	Opornik podciągający resetu		30		60	kΩ
R_PEN	Opornik podciągający końcówki PEN		30		60
R_pu	Opornik podciągający końcówki we/wy		20		50
I_CC	Prąd zasilania	Tryb aktywny 4MHz, V_CC = 3V		2,5	5	mA
		Tryb aktywny 8MHz, V_CC = 5V		8,1	20
		Tryb bezczynny 4MHz, V_CC = 3V		0,7	2
		Tryb bezczynny 8MHz, V_CC = 5V		2,8	12
	Tryb wyłączenia⁽⁵⁾	WDT włączony, V_CC = 3V		< 10	20	μA
	Tryb wyłączenia⁽⁵⁾	WDT wyłączony, V_CC = 3V		< 4	10	μA
V_ACIO	Wejściowe napięcie niezrównoważenia komparatora analogowego	V_CC = 5V V_in = V_CC/2	-40		40	mV
I_ACLK	Wejściowy prąd upływu komparatora analogowego	V_CC = 5V V_in = V_CC/2	-50		50	nA
t_ACPD	Opóźnienie propagacji komparatora analogowego	V_CC = 2,7V V_CC = 5,0V		750 500		ns

Uwagi:	1.	“Max” oznacza najwyższą wartość dla której wartość końcówki będzie odczytana jako niska.
	2.	“Min” oznacza najniższą wartość, dla której wartość końcówki zostanie odczytana jako wysoka.
	3.	Chociaż każdy port we/wy może pochłaniać większy prąd niż w warunkach testowych (20mA przy V_CC = 5V, 10mA przy V_CC = 3V) w stanie ustalonym (nieprzejściowym), należy przestrzegać następujących obostrzeń: Obudowy TQFP i QFN/MLF: Suma wszystkich prądów I_OL dla wszystkich portów nie powinna przekraczać 400 mA. Suma wszystkich prądów I_OL dla portów A0 - A7, G2, C3 - C7 nie powinna przekraczać 100 mA. Suma wszystkich prądów I_OL dla portów C0 - C2, G0 - G1, D0 - D7, XTAL2 nie powinna przekraczać 100 mA. Suma wszystkich prądów I_OL dla portów G3 - G4, E0 - E7 nie powinna przekraczać 100 mA. Suma wszystkich prądów I_OL dla portów F0 - F7 nie powinna przekraczać 100 mA. Jeśli I_OL przekracza warunki testowe, to V_OL może przekroczyć wartości określone w specyfikacji. Nie gwarantuje się, iż końcówki będą pochłaniały prąd większy niż ten podany w warunku testowym.
	4.	Chociaż każdy port we/wy może wyprowadzać większy prąd niż w warunkach testowych (20mA przy V_CC = 5V, 10mA przy V_CC = 3V) w stanie ustalonym (nieprzejściowym), należy przestrzegać następujących obostrzeń: Obudowy TQFP i QFN/MLF: Suma wszystkich prądów I_OH dla wszystkich portów nie powinna przekraczać 400 mA. Suma wszystkich prądów I_OH dla portów A0 - A7, G2, C3 - C7 nie powinna przekraczać 100 mA. Suma wszystkich prądów I_OH dla portów C0 - C2, G0 - G1, D0 - D7, XTAL2 nie powinna przekraczać 100 mA. Suma wszystkich prądów I_OH dla portów G3 - G4, E0 - E7 nie powinna przekraczać 100 mA. Suma wszystkich prądów I_OH dla portów F0 - F7 nie powinna przekraczać 100 mA. Jeśli I_OH przekracza warunki testowe, to V_OH może przekroczyć wartości określone w specyfikacji. Nie gwarantuje się, iż końcówki będą wyprowadzały prąd większy niż ten podany w warunku testowym.
	5.	Minimalne napięcie V_CC w trybie wyłączenia wynosi 2,5V

Na początek: podrozdziału strony

Przebieg sygnału dla zegara zewnętrznego

obrazek

Parametry zegara zewnętrznego

Symbol	Parametr	V_CC = 2,7 - 5,5V		V_CC = 4,5 - 5,5V		Jednostki
Symbol	Parametr	Min.	Max.	Min.	Max.	Jednostki
1/t_CLCL	Częstotliwość zegara	0	8	0	16	MHz
t_CLCL	Okres zegara	125		62,5		ns
t_CHCX	Czas stanu wysokiego	50		25
t_CLCX	Czas stanu niskiego	50		25
t_CLCH	Czas narastania		1,6		0,5	μs
t_CHCL	Czas opadania		1,6		0,5	μs
Δt_CLCL	Zmiana okresu z cyklu na cykl		2		2	%

Zewnętrzny oscylator RC, typowe częstotliwości

R[kΩ]⁽¹⁾	C[pF]	f⁽²⁾
31,5	20	650kHz
6,5	20	2,0MHz

Uwagi:	1.	Opornik R powinien być w zakresie 3kΩ - 100kΩ, a kondensator C powinien mieć pojemność co najmniej 20pF. Wartości C podane w tabelce uwzględniają pojemność końcówki, która będzie różna dla różnych rodzajów obudowy.
	2.	Częstotliwość będzie się różnić dla różnych obudów i układów końcówek.

Na początek: podrozdziału strony

Poniższa tabelka opisuje wymogi dla urządzeń podłączanych to 2-przewodowej magistrali szeregowej. Interfejs TWI w ATmega8 spełnia lub wykracza poza te wymagania przy opisanych warunkach.

Symbol	Parametr	Warunek	Min.	Typ.	Max.	Jednostki
V_POT	Próg napięcia (rosnącego) dla resetu przy włączaniu zasilania			1,4	2,3	V
V_POT	Próg napięcia (opadającego)⁽¹⁾ dla resetu przy włączaniu zasilania			1,3	2,3	V
V_RST	Próg napięcia na końcówce RESET		0,2V_CC		0,85V_CC	V
t_RST	Minimalna szerokość impulsu na końcówce RESET				1,5	μs
V_BOT	Próg napięcia resetu przy spadku napięcia zasilania⁽²⁾	BODLEVEL = 1	2,5	2,7	2,9	V
V_BOT	Próg napięcia resetu przy spadku napięcia zasilania⁽²⁾	BODLEVEL = 0	3,6	4,0	4,2	V
t_BOD	Minimalny okres niskiego napięcia dla wykrycia spadku napięcia zasilającego	BODLEVEL = 1		2		μs
t_BOD		BODLEVEL = 0		2		μs
V_HYST	Histereza detektora spadku napięcia zasilającego			120		mV
V_BG	Wewnętrzne napięcie odniesienia		1,15	1,23	1,35	V
t_BG	Czas uruchamiania napięcia odniesienia			40	70	μs
I_BG	Pobór prądu przez moduł napięcia odniesienia			10		μA

Uwagi:	1.	Reset przy włączaniu zasilania nie zadziała, aż napięcie zasilające nie spadnie poniżej V_POT.
	2.	V_BOT może być poniżej minimalnego napięcia pracy dla niektórych mikrokontrolerów. Jeśli taki przypadek zachodzi, mikrokontroler jest testowany w dół do V_CC = V_BOT podczas testów produkcyjnych. Gwarantuje to, iż reset przy spadku napięcia zasilania (ang. Brown-out Reset) wystąpi, zanim V_CC spadnie do poziomu, przy którym nie jest już gwarantowana poprawna praca mikrokontrolera.

Na początek: podrozdziału strony

Poniższa tabelka opisuje wymogi dla urządzeń podłączanych to 2-przewodowej magistrali szeregowej. Interfejs TWI w ATmega64 spełnia lub wykracza poza te wymagania przy opisanych warunkach.

Symbol	Parametr	Warunek	Min.	Max.	Jednostki
V_IL	Napięcie wejściowe dla stanu niskiego		-0,5	0,3V_CC	V
V_IH	Napięcie wejściowe dla stanu wysokiego		0,7V_CC	V_CC + 0,5
V_hys⁽¹⁾	Napięcie histerezy wejść Schmitta		0,05V_CC⁽²⁾	–
V_OL⁽¹⁾	Napięcie wyjściowe w stanie niskim	Prąd pochłaniany 3mA	0	0,4
t_r⁽¹⁾	Czas narastania dla obu linii SDA i SCL		20 + 0,1C_b⁽³⁾⁽²⁾	300	ns
t_of⁽¹⁾	Czas opadania wyjścia z V_IHmin na V_ILmax	10pF < C_b < 400pF⁽³⁾	20 + 0,1C_b⁽³⁾⁽²⁾	250
t_SP⁽¹⁾	Zakłócenia impulsowe wytłumianie przez filtr wejściowy		0	50⁽²⁾
I_i	Prąd wejściowy każdej końcówki we/wy	0,1V_CC < V_i < 0,9V_CC	-10	10	μA
C_i⁽¹⁾	Pojemność każdej końcówki we/wy		–	10	pF
f_SCL	Częstotliwość zegarowa SCL	f_CK⁽⁴⁾ > max(16f_SCL, 250kHz)⁽⁵⁾	0	400	kHz
R_P	Wartość opornika podciągającego	f_SCL ≤ 100kHz			Ω
R_P	Wartość opornika podciągającego	f_SCL > 100kHz			Ω
t_HD;STA	Czas utrzymania stanu START (powtarzanego)	f_SCL ≤ 100kHz	4,0	–	μs
t_HD;STA	Czas utrzymania stanu START (powtarzanego)	f_SCL > 100kHz	0,6	–
t_LOW	Czas okresu niskiego zegara SCL	f_SCL ≤ 100kHz⁽⁵⁾	4,7	–
t_LOW	Czas okresu niskiego zegara SCL	f_SCL > 100kHz	1,3	–
t_HIGH	Czas okresu wysokiego zegara SCL	f_SCL ≤ 100kHz	4,0	–
t_HIGH	Czas okresu wysokiego zegara SCL	f_SCL > 100kHz	0,6	–
t_SU;STA	Czas ustawiania stanu REPEATED START	f_SCL ≤ 100kHz	4,7	–
t_SU;STA	Czas ustawiania stanu REPEATED START	f_SCL > 100kHz	0,6	–
t_HD;DAT	Czas utrzymania danych	f_SCL ≤ 100kHz	0	3,45
t_HD;DAT	Czas utrzymania danych	f_SCL > 100kHz	0	0,9
t_SU;DAT	Czas ustawiania danych	f_SCL ≤ 100kHz	250	–	ns
t_SU;DAT	Czas ustawiania danych	f_SCL > 100kHz	100	–	ns
t_SU;STO	Czas ustawiania stanu STOP	f_SCL ≤ 100kHz	4,0	–	μs
t_SU;STO	Czas ustawiania stanu STOP	f_SCL > 100kHz	0,6	–
t_BUF	Czas niezajętości magistrali pomiędzy stanami STOP a START	f_SCL ≤ 100kHz	4,7	–

Uwagi:	1.	W ATmega64 ten parametr jest określany lecz nie jest na 100% testowany.
	2.	Potrzebne tylko dla f_SCL > 100kHz.
	3.	C_b = pojemność jednej linii magistrali w pF.
	4.	f_CK = częstotliwość zegarowa mikroprocesora.
	5.	To wymaganie dotyczy wszystkich operacji interfejsu TWI w ATmega64. Inne urządzenia podłączone do magistrali TWI muszą jedynie spełniać ogólne wymaganie f_SCL.

Czasy na magistrali TWI

Na początek: podrozdziału strony

Związek pomiędzy SCK a częstotliwością oscylatora

SPI2X	SPR1	SPR0	Częstotliwość SCK
0	0	0	f_{clk_I/O}/4
0	0	1	f_{clk_I/O}/16
0	1	0	f_{clk_I/O}/64
0	1	1	f_{clk_I/O}/128
1	0	0	f_{clk_I/O}/2
1	0	1	f_{clk_I/O}/8
1	1	0	f_{clk_I/O}/32
1	1	1	f_{clk_I/O}/64

Parametry czasowe SPI

	Opis	Tryb	Min.	Typ.	Max.	Jednostka
1.	Okres SCK	Master		Zobacz do tabelki powyżej		ns
2.	Okres wysoki/niski SCK	Master		50% wypełnienia
3.	Czas narastania/opadania	Master		3,6
4.	Czas przygotowania	Master		10
5.	Czas utrzymania	Master		10
6.	Wyjście do SCK	Master		0,5t_SCK
7.	SCK do wyjścia	Master		10
8.	SCK do stanu wysokiego na wyjściu	Master		10
9.	Stan niski SS do wyjścia	Slave		15
10.	Okres SCK	Slave	4t_SCK
11.	Okres wysoki/niski SCK⁽¹⁾	Slave	2t_SCK
12.	Czas narastania/opadania	Slave			1600
13.	Czas przygotowania	Slave	10
14.	Czas utrzymania	Slave	t_SCK
15.	SCK do wyjścia	Slave		15
16.	SCK do stanu wysokiego SS	Slave	20
17.	Stan wysoki SS do stanu wysokiej impedancji	Slave		10
18.	Stan niski SS do SCK	Slave	20

Uwaga:

1.

W trybie programowania SPI minimalny okres niski/wysoki SCK wynosi:
- 2t_CLCL dla f_CK < 12MHz
- 3t_CLCL dla f_CK > 12MHz

Wymagania czasowe SPI w trybie Master

Wymagania czasowe SPI w trybie Slave

Na początek: podrozdziału strony

Parametry przetwornika A/C, kanały nieróżnicowe, T_A = -40°C to 85°C

Symbol	Parametr	Warunki	Min.⁽¹⁾	Typ.⁽¹⁾	Max.⁽¹⁾	Jednostki
	Rozdzielczość			10		Bity
	Dokładność bezwzględna (łącznie ze wszystkimi błędami przetwarzania)	V_REF = 4V, V_CC = 4V, Zegar przetwornika = 200 kHz		1,5	2,5	LSB
		V_REF = 4V, V_CC = 4V, Zegar przetwornika = 1MHz		3	4
		V_REF = 4V, V_CC = 4V, Zegar przetwornika = 200 kHz Tryb zmniejszania zakłóceń		1,5
		V_REF = 4V, V_CC = 4V, Zegar przetwornika = 1MHz Tryb zmniejszania zakłóceń		3
	Nieliniowość całkowa (INL, po kalibracji wzmocnienia i niezrównoważenia)	V_REF = 4V, V_CC = 4V, Zegar przetwornika = 200 kHz		0,75
	Nieliniowość różniczkowa (DNL)	V_REF = 4V, V_CC = 4V, Zegar przetwornika = 200 kHz		0,25
	Błąd wzmocnienia	V_REF = 4V, V_CC = 4V, Zegar przetwornika = 200 kHz		0,75
	Błąd niezrównoważenia	V_REF = 4V, V_CC = 4V, Zegar przetwornika = 200 kHz		0,75
	Częstotliwość zegarowa		50		1000	kHz
	Czas przetwarzania	Tryb pracy ciągłej	13		260	μs
AV_CC	Analogowe napięcie zasilania		V_CC - 0,3⁽²⁾		V_CC + 0,3⁽³⁾	V
V_REF	Napięcie odniesienia		2,0		AV_CC
V_IN	Napięcie wejściowe		GND		V_REF
	Wynik konwersji w przetworniku A/C		0		1023	LSB
	Szerokość pasma			38,5		kHz
V_INT	Wewnętrzne napięcie odniesienia		2,3	2,56	2,7	V
R_REF	Oporność wejścia odniesienia			32		kΩ
R_AIN	Oporność wejścia analogowego				100	MΩ

Uwagi:	1.	Wartości są jedynie orientacyjne
	2.	Minimum dla AV_CC wynosi 2,7V
	3.	Maximum dla AV_CC wynosi 5,5V

Parametry przetwornika A/C, kanały różnicowe, T_A = -40°C to 85°C

Symbol	Parametr	Warunki	Min.⁽¹⁾	Typ.⁽¹⁾	Max.⁽¹⁾	Jednostki
	Rozdzielczość	Wzmocnienie = 1x			10	Bity
		Wzmocnienie = 10x			10
		Wzmocnienie = 200x			10
	Dokładność bezwzględna (łącznie ze wszystkimi błędami przetwarzania)	Wzmocnienie = 1x V_REF = 4V, V_CC = 5V, Zegar przetwornika = 50...200 kHz		16		LSB
		Wzmocnienie = 10x V_REF = 4V, V_CC = 5V, Zegar przetwornika = 50...200 kHz		16
		Wzmocnienie = 200x V_REF = 4V, V_CC = 5V, Zegar przetwornika = 50...200 kHz		8
	Nieliniowość całkowa (INL, po kalibracji wzmocnienia i niezrównoważenia)	Wzmocnienie = 1x V_REF = 4V, V_CC = 5V, Zegar przetwornika = 50...200 kHz		0,75
		Wzmocnienie = 10x V_REF = 4V, V_CC = 5V, Zegar przetwornika = 50...200 kHz		0,75
		Wzmocnienie = 200x V_REF = 4V, V_CC = 5V, Zegar przetwornika = 50...200 kHz		2,5
	Błąd niezrównoważenia	Wzmocnienie = 1x V_REF = 4V, V_CC = 5V, Zegar przetwornika = 50...200 kHz		1,5
		Wzmocnienie = 10x V_REF = 4V, V_CC = 5V, Zegar przetwornika = 50...200 kHz		1
		Wzmocnienie = 200x V_REF = 4V, V_CC = 5V, Zegar przetwornika = 50...200 kHz		6
	Błąd wzmocnienia	Wzmocnienie = 1x		1,6		%
		Wzmocnienie = 10x		1,6
		Wzmocnienie = 200x		0,3
	Częstotliwość zegarowa		50		1000	kHz
	Czas przetwarzania		13		260	μs
AV_CC	Analogowe napięcie zasilania		V_CC - 0,3⁽²⁾		V_CC + 0,3⁽³⁾	V
V_REF	Napięcie odniesienia		2,0		AV_CC-0,5
V_IN	Napięcie wejściowe		GND		V_REF
V_DIFF	Różnicowe napięcie wejściowe		-V_REF/wzmocnienie		V_REF/wzmocnienie
	Wynik konwersji w przetworniku A/C		-511		511	LSB
	Szerokość pasma			4		kHz
V_INT	Wewnętrzne napięcie odniesienia		2,3	2,56	2,7	V
R_REF	Oporność wejścia odniesienia			32		kΩ
R_AIN	Oporność wejścia analogowego			100		MΩ

Uwagi:	1.	Wartości są jedynie orientacyjne
	2.	Minimum dla AV_CC wynosi 2,7V
	3.	Maximum dla AV_CC wynosi 5,5V

Na początek: podrozdziału strony

Parametry pamięci zewnętrznej, 4,5 ... 5,5 V, bez taktów oczekiwania

	Symbol	Parametr	Oscylator 8MHz		Oscylator zmienny		Jednostki
	Symbol	Parametr	Min	Max	Min	Max	Jednostki
0	1/t_CLCL	Częstotliwość oscylatora			0,0	16	MHz
1	t_LHLL	Szerokość impulsu ALE	115		1,0t_CLCL-10		ns
2	t_AVLL	Ważność adresu przed stanem niskim ALE	57,5		0,5t_CLCL-5⁽¹⁾
3a	t_{LLAX_ST}	Czas podtrzymania adresu po przejściu ALE w stan niski, dostęp zapisu	5		5
3b	t_{LLAX_LD}	Czas podtrzymania adresu po przejściu ALE w stan niski, dostęp odczytu	5		5
4	t_AVLLC	Ważność adresu przed ALE w stanie niskim	57,5		0,5t_CLCL-5⁽¹⁾
5	t_AVRL	Ważność adresu przed RD w stanie niskim	115		1,0t_CLCL-10
6	t_AVWL	Ważność adresu przed WR w stanie niskim	115		1,0t_CLCL-10
7	t_LLWL	Stan niski ALE przed stanem niskim WR	47,5	67,5	0,5t_CLCL-15⁽²⁾	0,5t_CLCL+5⁽²⁾
8	t_LLRL	Stan niski ALE przed stanem niskim RD	47,5	67,5	0,5t_CLCL-15⁽²⁾	0,5t_CLCL+5⁽²⁾
9	t_DVRH	Ważność danych przed stanem wysokim RD	40		40
10	t_RLDV	Ważność danych po stanie niskim RD		75		1,0t_CLCL-50
11	t_RHDX	Podtrzymanie danych po stanie wysokim RD	0		0
12	t_RLRH	Szerokość impulsu RD	115		1,0t_CLCL-10
13	t_DVWL	Ustawienie danych przed stanem niskim WR	42,5		0,5t_CLCL-20⁽¹⁾
14	t_WHDX	Utrzymanie danych po stanie wysokim WR	115		1,0t_CLCL-10
15	t_DVWH	Ważność danych przed stanem wysokim WR	125		1,0t_CLCL
16	t_WLWH	Szerokość impulsu WR	115		1,0t_CLCL-10

Uwagi:	1.	To zakłada wypełnienie 50% przebiegu zegara. Połowa okresu jest właściwie czasem stanu wysokiego przebiegu zegara zewnętrznego XTAL1.
	2.	To zakłada wypełnienie 50% przebiegu zegara. Połowa okresu jest właściwie czasem stanu niskiego przebiegu zegara zewnętrznego XTAL1.

Parametry pamięci zewnętrznej, 4,5 ... 5,5 V, 1 takt oczekiwania

	Symbol	Parametr	Oscylator 8MHz		Oscylator zmienny		Jednostki
	Symbol	Parametr	Min	Max	Min	Max	Jednostki
0	1/t_CLCL	Częstotliwość oscylatora			0,0	16	MHz
10	t_RLDV	Ważność danych po stanie niskim RD		200		2,0t_CLCL-50	ns
12	t_RLRH	Szerokość impulsu RD	240		2,0t_CLCL-10
15	t_DVWH	Ważność danych przed stanem wysokim WR	240		2,0t_CLCL
16	t_WLWH	Szerokość impulsu WR	240		2,0t_CLCL-10

Parametry pamięci zewnętrznej, 4,5 ... 5,5 V, SRWn1 = 1, SRWn0 = 0

	Symbol	Parametr	Oscylator 8MHz		Oscylator zmienny		Jednostki
	Symbol	Parametr	Min	Max	Min	Max	Jednostki
0	1/t_CLCL	Częstotliwość oscylatora			0,0	16	MHz
10	t_RLDV	Ważność danych po stanie niskim RD		325		3,0t_CLCL-50	ns
12	t_RLRH	Szerokość impulsu RD	365		3,0t_CLCL-10
15	t_DVWH	Ważność danych przed stanem wysokim WR	375		3,0t_CLCL
16	t_WLWH	Szerokość impulsu WR	365		3,0t_CLCL-10

Parametry pamięci zewnętrznej, 4,5 ... 5,5 V, SRWn1 = 1, SRWn0 = 1

	Symbol	Parametr	Oscylator 8MHz		Oscylator zmienny		Jednostki
	Symbol	Parametr	Min	Max	Min	Max	Jednostki
0	1/t_CLCL	Częstotliwość oscylatora			0,0	16	MHz
10	t_RLDV	Ważność danych po stanie niskim RD		325		3,0t_CLCL-50	ns
12	t_RLRH	Szerokość impulsu RD	365		3,0t_CLCL-10
14	t_WHDX	Utrzymanie danych po stanie wysokim WR	240		2,0t_CLCL-10
15	t_DVWH	Ważność danych przed stanem wysokim WR	375		3,0t_CLCL
16	t_WLWH	Szerokość impulsu WR	365		3,0t_CLCL-10

Parametry pamięci zewnętrznej, 2,7 ... 5,5 V, bez taktów oczekiwania

	Symbol	Parametr	Oscylator 8MHz		Oscylator zmienny		Jednostki
	Symbol	Parametr	Min	Max	Min	Max	Jednostki
0	1/t_CLCL	Częstotliwość oscylatora			0,0	8	MHz
1	t_LHLL	Szerokość impulsu ALE	235		1,0t_CLCL-15		ns
2	t_AVLL	Ważność adresu przed stanem niskim ALE	115		0,5t_CLCL-10⁽¹⁾
3a	t_{LLAX_ST}	Czas podtrzymania adresu po przejściu ALE w stan niski, dostęp zapisu	5		5
3b	t_{LLAX_LD}	Czas podtrzymania adresu po przejściu ALE w stan niski, dostęp odczytu	5		5
4	t_AVLLC	Ważność adresu przed ALE w stanie niskim	115		0,5t_CLCL-10⁽¹⁾
5	t_AVRL	Ważność adresu przed RD w stanie niskim	235		1,0t_CLCL-15
6	t_AVWL	Ważność adresu przed WR w stanie niskim	235		1,0t_CLCL-15
7	t_LLWL	Stan niski ALE przed stanem niskim WR	115	130	0,5t_CLCL-10⁽²⁾	0,5t_CLCL+5⁽²⁾
8	t_LLRL	Stan niski ALE przed stanem niskim RD	115	130	0,5t_CLCL-10⁽²⁾	0,5t_CLCL+5⁽²⁾
9	t_DVRH	Ważność danych przed stanem wysokim RD	45		45
10	t_RLDV	Ważność danych po stanie niskim RD		190		1,0t_CLCL-60
11	t_RHDX	Podtrzymanie danych po stanie wysokim RD	0		0
12	t_RLRH	Szerokość impulsu RD	235		1,0t_CLCL-15
13	t_DVWL	Ustawienie danych przed stanem niskim WR	105		0,5t_CLCL-20⁽¹⁾
14	t_WHDX	Utrzymanie danych po stanie wysokim WR	235		1,0t_CLCL-15
15	t_DVWH	Ważność danych przed stanem wysokim WR	230		1,0t_CLCL
16	t_WLWH	Szerokość impulsu WR	235		1,0t_CLCL-15

Uwagi:	1.	To zakłada wypełnienie 50% przebiegu zegara. Połowa okresu jest właściwie czasem stanu wysokiego przebiegu zegara zewnętrznego XTAL1.
	2.	To zakłada wypełnienie 50% przebiegu zegara. Połowa okresu jest właściwie czasem stanu niskiego przebiegu zegara zewnętrznego XTAL1.

Parametry pamięci zewnętrznej, 2,7 ... 5,5 V, SRWn1 = 0, SRWn0 = 1

	Symbol	Parametr	Oscylator 8MHz		Oscylator zmienny		Jednostki
	Symbol	Parametr	Min	Max	Min	Max	Jednostki
0	1/t_CLCL	Częstotliwość oscylatora			0,0	8	MHz
10	t_RLDV	Ważność danych po stanie niskim RD		440		2,0t_CLCL-60	ns
12	t_RLRH	Szerokość impulsu RD	485		2,0t_CLCL-15
15	t_DVWH	Ważność danych przed stanem wysokim WR	500		2,0t_CLCL
16	t_WLWH	Szerokość impulsu WR	485		2,0t_CLCL-15

Parametry pamięci zewnętrznej, 2,7 ... 5,5 V, SRWn1 = 1, SRWn0 = 0

	Symbol	Parametr	Oscylator 8MHz		Oscylator zmienny		Jednostki
	Symbol	Parametr	Min	Max	Min	Max	Jednostki
0	1/t_CLCL	Częstotliwość oscylatora			0,0	8	MHz
10	t_RLDV	Ważność danych po stanie niskim RD		690		3,0t_CLCL-60	ns
12	t_RLRH	Szerokość impulsu RD	735		3,0t_CLCL-15
15	t_DVWH	Ważność danych przed stanem wysokim WR	750		3,0t_CLCL
16	t_WLWH	Szerokość impulsu WR	735		3,0t_CLCL-15

Parametry pamięci zewnętrznej, 2,7 ... 5,5 V, SRWn1 = 1, SRWn0 = 1

	Symbol	Parametr	Oscylator 8MHz		Oscylator zmienny		Jednostki
	Symbol	Parametr	Min	Max	Min	Max	Jednostki
0	1/t_CLCL	Częstotliwość oscylatora			0,0	8	MHz
10	t_RLDV	Ważność danych po stanie niskim RD		690		3,0t_CLCL-60	ns
12	t_RLRH	Szerokość impulsu RD	735		3,0t_CLCL-15
14	t_WHDX	Utrzymanie danych po stanie wysokim WR	485		2,0t_CLCL-15
15	t_DVWH	Ważność danych przed stanem wysokim WR	750		3,0t_CLCL
16	t_WLWH	Szerokość impulsu WR	735		3,0t_CLCL-15

Przebiegi czasowe pamięci zewnętrznej (SRWn1 = 0, SRWn0 = 0)

Przebiegi czasowe pamięci zewnętrznej (SRWn1 = 0, SRWn0 = 1)

Przebiegi czasowe pamięci zewnętrznej (SRWn1 = 1, SRWn0 = 0)

Przebiegi czasowe pamięci zewnętrznej (SRWn1 = 1, SRWn0 = 1)⁽¹⁾

Uwaga:

1.

Impuls ALE w ostatnim okresie (T4-T7) jest obecny tylko wtedy, gdy następna instrukcja uzyskuje dostęp do pamięci RAM (wewnętrznej lub zewnętrznej).

Na początek: podrozdziału strony

Mikrokontrolery

ATmega64

Parametry elektryczne – T_A = -40°C do 85°C

Educational and Non-Profit Use of Copyrighted Material:

Parametry maksymalne

Parametry dla prądu stałego

Stopnie szybkości

Parametry zegarowe

Parametry systemowe i resetu

Parametry 2-przewodowego interfejsu szeregowego

Parametry czasowe SPI

Parametry przetwornika A/C

Parametry czasowe pamięci zewnętrznej

Mikrokontrolery

ATmega64

Parametry elektryczne – TA = -40°C do 85°C

Educational and Non-Profit Use of Copyrighted Material:

Parametry maksymalne

Parametry dla prądu stałego

Stopnie szybkości

Parametry zegarowe

Parametry systemowe i resetu

Parametry 2-przewodowego interfejsu szeregowego

Parametry czasowe SPI

Parametry przetwornika A/C

Parametry czasowe pamięci zewnętrznej

Parametry elektryczne – T_A = -40°C do 85°C