Mikrokontrolery

• Wysoko wydajny, 8-bitowy mikrokontroler Atmel^® AVR^® o niskim poborze energii
• Zaawansowana architektura RISC
  • 130 zaawansowanych instrukcji – większość wykonywanych w jednym takcie zegara
  • 32  8-bitowe rejestry robocze ogólnego przeznaczenia + rejestry sterowania peryferiami
  • W pełni statyczna praca
  • Wydajność do  16 MIPS przy częstotliwości zegara 16 MHz
  • Wewnętrzny 2-taktowy układ mnożący
• Segmenty pamięci nieulotnej o wysokiej trwałości
  • 64 KB reprogramowalnej w systemie pamięci FLASH
  • 2KB pamięci EEPROM
  • 4 KB wewnętrznej pamięci SRAM
  • Cykle zapisu/kasowania: 10.000 FLASH/100.000 EEPROM
  • Utrzymywanie danych: 20 lat w temperaturze 85°C/100 lat w temperaturze 25°C
  • Opcjonalna sekcja boot-loadera z niezależnymi bitami blokującymi
    • Programowanie w systemie za pomocą wbudowanego programu boot-loadera
    • W pełni prawdziwa praca w trybie Read-While-Write (odczyt przy zapisie)
  • Do 64KB zewnętrznej, opcjonalnej przestrzeni adresowej
  • Blokada programowania dla bezpieczeństwa oprogramowania
  • Interfejs SPI do programowania w systemie
• Interfejs JTAG (zgodny ze standardem IEEE 1149,1)
  • Możliwości skanowania ścieżki krawędziowej zgodne ze standardem JTAG
  • Rozległe wsparcie dla wewnętrznego debugowania
  • Programowanie FLASH, EEPROM, bitów bezpiecznikowych i bitów blokujących poprzez interfejs JTAG
• Cechy peryferyjne
  • Dwa 8-bitowe timery/liczniki z osobnymi preskalerami i trybami porównania
  • Dwa 16-bitowe timery/liczniki z oddzielnym preskalerem, trybem porównania i trybem Input Capture
  • Licznik czasu rzeczywistego z osobnym oscylatorem
  • 2 8-bitowe kanały PWM
  • 6 kanałów PWM z programowaną rozdzielczością od 1 do 16 bitów
  • 8-kanałowy, 10-bitowy przetwornik A/C
    • 8 kanałów nieróżnicowych
    • 7 kanałów różnicowych
    • 2 kanały różnicowe z programowanym wzmocnieniem 1x, 10x lub 200x
  • Zorientowany na bajty 2-przewodowy interfejs szeregowy
  • Dwa programowane moduły szeregowe USART
  • Interfejs SPI pracujący jako Master lub jako Slave
  • Programowany timer licznika zegarowego z oddzielnym oscylatorem wbudowanym w układ
  • Wbudowany komparator analogowy
• Specjalne funkcje mikrokontrolera
  • Reset przy włączeniu zasilania i programowane wykrywanie spadków napięcia zasilania
  • Wewnętrzny kalibrowany oscylator RC
  • Zewnętrzne i wewnętrzne źródła przerwań
  • Sześć trybów uśpienia: bezczynność, redukcja szumu dla przetwornika A/C, oszczędzanie energii, wyłączenie zasilania, gotowość i rozszerzona gotowość
  • Wybierana programowo częstotliwość zegara
  • Tryb kompatybilności z ATmega103 wybierany bitem bezpiecznikowym
  • Globalne wyłączanie oporników podciągających
• We/wy i obudowy
  • 53 programowane linie we/wy
  • 64-nóżkowa obudowa TQFP i 64-polowa obudowa QFN/MLF
•  Napięcia robocze
  • 2,7V - 5,5V dla ATmega64L
  • 4,5V - 5.5V dla ATmega64
• Stopnie szybkości
  • 0 - 8 MHz dla ATmega64L
  • 0 - 16 MHz dla ATmega64

TQFP/MLF

Uwaga: W obudowach QNF/MLF należy przylutować pole pod układem do masy.

Uwaga: do programowania poprzez szeregowy interfejs SPI mikrokontroler ATmega64 używa końcówek PDI (PE0) i PDO (PE1) zamiast odpowiednio MOSI (PB2) i MISO (PB3).

64A

Typowe wymiary w mm

64M1

Typowe wymiary w mm

VCC

Napięcie zasilające dla elementów cyfrowych mikrokontrolera.

GND

Masa.

Port A (PA7..PA0)

Port A służy jako wejścia analogowe do przetwornika analogowo/cyfrowego.

Służy on również jako 8-bitowy, dwukierunkowy port we/wy, jeśli przetwornik A/C nie jest używany. Końcówki portu są wyposażone we włączane programowo (osobno dla każdego bitu) wewnętrzne oporniki podciągające. Bufory wyjściowe portu A posiadają symetryczne Parametry obciążeniowe dla prądów wpływających i wypływających. Gdy końcówki PA0 ... PA7 używane są jako wejścia i zostały zewnętrznie wysterowane stanem niskim, to będą wyprowadzały prąd po aktywacji wewnętrznych oporników podciągających. Końcówki portu A przechodzą w stan wysokiej impedancji po uaktywnieniu stanu resetu, nawet gdy zegar nie pracuje.

Port A udostępnia również funkcje różnych specjalnych cech mikrokontrolera ATmega64.

Port B (PB7..PB0)

Port B jest 8-bitowym, dwukierunkowym portem we/wy z wewnętrznymi opornikami podciągającymi (wybieranymi dla każdego bitu). Bufory wyjściowe portu B posiadają symetryczne Parametry obciążeniowe dla prądów wpływających i wypływających. Gdy końcówki portu B używane są jako wejścia i zostały zewnętrznie wysterowane stanem niskim, to będą wyprowadzały prąd po aktywacji wewnętrznych oporników podciągających. Końcówki portu B przechodzą w stan wysokiej impedancji po uaktywnieniu stanu resetu, nawet gdy zegar nie pracuje.

Port B udostępnia również funkcje różnych specjalnych cech mikrokontrolera ATmega64.

Port C (PC7..PC0)

Port C jest 8-bitowym, dwukierunkowym portem we/wy z wewnętrznymi opornikami podciągającymi (wybieranymi dla każdego bitu). Bufory wyjściowe portu C posiadają symetryczne Parametry obciążeniowe dla prądów wpływających i wypływających. Gdy końcówki portu C używane są jako wejścia i zostały zewnętrznie wysterowane stanem niskim, to będą wyprowadzały prąd po aktywacji wewnętrznych oporników podciągających. Końcówki portu C przechodzą w stan wysokiej impedancji po uaktywnieniu stanu resetu, nawet gdy zegar nie pracuje. Jeśli został włączony interfejs JTAG, to oporniki podciągające na końcówkach PC5(TDI), PC3(TMS) i PC2(TCK) zostaną włączone nawet, gdy wystąpi reset.

Port C udostępnia funkcje interfejsu JTAG oraz inne funkcje specjalne mikrokontrolera ATmega64. W trybie kompatybilności z ATmega103 Port C jest tylko portem wyjściowym, a jego końcówki nie przechodzą w stan wysokiej impedancji podczas resetu.

Port D (PD7..PD0)

Port D jest 8-bitowym, dwukierunkowym portem we/wy z wewnętrznymi opornikami podciągającymi (wybieranymi dla każdego bitu). Bufory wyjściowe portu D posiadają symetryczne Parametry obciążeniowe dla prądów wpływających i wypływających. Gdy końcówki portu D używane są jako wejścia i zostały zewnętrznie wysterowane stanem niskim, to będą wyprowadzały prąd po aktywacji wewnętrznych oporników podciągających. Końcówki portu D przechodzą w stan wysokiej impedancji po uaktywnieniu stanu resetu, nawet gdy zegar nie pracuje.

Port D udostępnia również funkcje różnych specjalnych cech mikrokontrolera ATmega64.

Port E (PE7..PE0)

Port E jest 8-bitowym, dwukierunkowym portem we/wy z wewnętrznymi opornikami podciągającymi (wybieranymi dla każdego bitu). Bufory wyjściowe portu E posiadają symetryczne Parametry obciążeniowe dla prądów wpływających i wypływających. Gdy końcówki portu D używane są jako wejścia i zostały zewnętrznie wysterowane stanem niskim, to będą wyprowadzały prąd po aktywacji wewnętrznych oporników podciągających. Końcówki portu E przechodzą w stan wysokiej impedancji po uaktywnieniu stanu resetu, nawet gdy zegar nie pracuje.

Port E udostępnia również funkcje różnych specjalnych cech mikrokontrolera ATmega64.

Port F (PF7..PF0)

Port F służy jako analogowe wejścia dla przetwornika A/C.

Służy on również jako 8-bitowy, dwukierunkowy port we/wy, jeśli przetwornik A/C nie jest używany. Końcówki portu są zaopatrzone w oporniki podciągające (włączane dla każdego bitu). Bufory wyjściowe portu F mają symetryczne Parametry dla prądu wpływającego i wypływającego. Jako wejścia końcówki portu F wysterowane zewnętrznie stanem niskim będą pochłaniały prąd, jeśli zostały aktywowane oporniki podciągające. W czasie resetu końcówki portu F przechodzą w stan wysokiej impedancji, nawet jeśli zegar nie pracuje.

Jeśli został włączony interfejs JTAG, to oporniki podciągające na końcówkach PF7(TDI), PF5(TMS) i PF4(TCK) zostaną aktywowane, nawet przy wystąpieniu resetu. Końcówka TDO jest w stanie wysokiej impedancji, chyba że kontroler TAP sygnalizuje wejście w tryb wysuwania danych.

Port F służy również funkcjom interfejsu JTAG. W trybie kompatybilności z ATmega103 port F jest tylko portem wejścia.

Port G (PG4..PG0)

Port G jest 5-bitowym, dwukierunkowym portem we/wy z wewnętrznymi opornikami podciągającymi (wybieranymi dla każdego bitu). Bufory wyjściowe portu G mają symetryczne Parametry dla prądu wpływającego i wypływającego. Jako wejścia końcówki portu G wysterowane zewnętrznie stanem niskim będą pochłaniały prąd, jeśli zostały aktywowane oporniki podciągające. W czasie resetu końcówki portu G przechodzą w stan wysokiej impedancji, nawet jeśli zegar nie pracuje.

Port G służy również funkcjom różnych cech specjalnych.

W trybie kompatybilności z ATmega103 końcówki te służą tylko jako sygnały strobowe do zewnętrznej pamięci oraz jako wejście dla oscylatora 32 kHz, a gdy nastąpi reset, to końcówki portu G są asynchronicznie inicjalizowane na PG0 = 1, PG1 = 1 i PG2 = 0, nawet jeśli zegar nie pracuje. Końcówki PG3 i PG4 są końcówkami oscylatora.

RESET

Wejście Resetu. Niski poziom na tej końcówce przez czas dłuższy od minimalnej długości impulsu wygeneruje reset, nawet jeśli zegar nie pracuje. Minimalna długość impulsu reset wynosi  1,5 μs. Impulsy krótsze nie gwarantują generacji resetu.

XTAL1

Wejście odwracającego wzmacniacza oscylatora oraz wejście do wewnętrznego obwodu zegara.

XTAL2

Wyjście z odwracającego wzmacniacza oscylatora.

AVCC

AVCC jest końcówką napięcia zasilania dla portu F i przetwornika A/C. Powinno być zewnętrznie połączone z VCC, nawet jeśli przetwornik A/C nie jest używany. Jeśli przetwornik A/C jest wykorzystywany, to powinno być połączone z VCC poprzez filtr dolnoprzepustowy.

AREF

AREF jest końcówką analogowego napięcia odniesienia dla przetwornika A/C.

PEN

Jest to końcówka włączania trybu programowania szeregowego SPI. Przez wysterowanie jej stanem niskim podczas resetu przy włączaniu (ang. Power-on Reset) mikrokontroler wejdzie w tryb programowania szeregowego SPI. PEN jest wewnętrznie podciągana do poziomu wysokiego. Szczegóły opisują dalsze rozdziały. W trakcie normalnej pracy końcówka PEN nie posiada żadnej funkcji.