Mikrokontrolery

W rozdziale pojawiają się terminy angielskie Output Compare oraz Compare Match Output. Nie tłumaczyłem ich, ponieważ w języku polskim brak jest dobrych odpowiedników.

Termin Output Compare odnosi się do zmiany stanu wybranej końcówki, jeśli wewnętrzny licznik odmierzy odpowiedni czas. Odbywa się to w ten sposób, iż stan licznika jest porównywany z rejestrem przechowującym znacznik czasu. Gdy licznik osiągnie wartość znacznika czasu, występuje zgodność porównania (ang. Compare Match) i w tym momencie mikrokontroler może wykonać różne operacje, np. zmienić stan logiczny określonej końcówki. Pozwala to generować różne przebiegi czasowe.

Timer/licznik 2 jest 8-bitowym, jednokanałowym modułem timera/licznika o ogólnym przeznaczeniu. Jego główne cechy są następujące:

• Licznik jednokanałowy
• Zerowanie licznika przy zgodności porównania (automatyczne przeładowanie)
• Bezzakłóceniowy, poprawny fazowo modulator szerokości impulsu (PWM)
• Generator częstotliwości
• 10-bitowy preskaler zegara
• Źródła przerwań przy przepełnieniu lub przy zgodności porównania (TOV2, OCF2A i OCF2B)
• Pozwala na taktowanie z zewnętrznego kwarcu zegarkowego 32kHz, który jest niezależny od zegara we/wy mikrokontrolera

Na poniższym rysunku przedstawiony został uproszczony schemat blokowy 8-bitowego timera/licznika 2. Tłustym drukiem przedstawiono rejestry we/wy, do których ma dostęp mikroprocesor. Rejestry sterujące timerem/licznikiem 2 opisano w podrozdziale "Opis rejestrów".

Bit redukcji zasilania timera licznika 2 w rejestrze  PRR0 (ang. Power Reduction Timer/Counter2 bit, PRTIM2) należy wyzerować, aby został uaktywniony moduł timera/licznika 2.

Rejestry

Rejestr timera/licznika (TCNT2) oraz rejestry Output Compare (OCR2A i OCR2B) są rejestrami 8-bitowymi. Wszystkie sygnały żądań przerwań są widoczne w rejestrze znaczników przerwań timera (ang. Timer Interrupt Flag Register, TIFR2). Wszystkie przerwania są indywidualnie maskowane za pomocą rejestru maski przerwań timera (ang. Timer Interrupt Mask Register, TIMSK2). Rejestry TIFR2 i TIMSK2 nie są pokazane na obrazku powyżej.

Timer/licznik może być taktowany wewnętrznie poprzez preskaler lub asynchronicznie z końcówek TOSC1/2, co szczegółowo jest opisane w dalszej części tego rozdziału. Praca asynchroniczna jest sterowana przez rejestr stanu asynchronicznego (ang. Asynchronous Status Register, ASSR). Układ wyboru zegara określa, które źródło zegara będzie używane przez timer/licznik do zwiększania (lub zmniejszania) swojej wartości. Timer/licznik jest nieaktywny, jeśli nie zostało wybrane żadne źródło zegarowe. Wyjście z układu wyboru zegara jest określane jako zegar timera (ang. timer clock, clk_T2).

Podwójnie buforowane rejestry Output Compare (OCR2A i OCR2B) są  przez cały czas porównywane z wartością timera/licznika. Wynik tych porównań może zostać użyty przez generator przebiegu, aby utworzyć przebieg PWM lub przebieg o zmiennej częstotliwości na końcówkach Output Compare (OC2A i OC2B). Szczegóły znajdziesz w podrozdziale "Moduł Output Compare”. Zdarzenie zgodności porównania ustawi również znacznik porównania (OCF2A lub OCF2B), który z kolei może zostać wykorzystany do generacji żądania przerwania Output Compare.

Definicje

Wiele rejestrów i odwołań do bitów w tym rozdziale jest zapisanych w postaci ogólnej. Mała litera “n” zastępuje numer timera/licznika, w tym wypadku 0. Jednakże w programie należy używać precyzyjnych nazw, np. TCNT2 przy dostępie do wartości timera/licznika 0 itd.

Poniższe definicje są intensywnie używane w dalszej części tego rozdziału:

Timer/licznik może być taktowany przez wewnętrzne synchroniczne lub zewnętrzne asynchroniczne źródło zegarowe. Źródło zegarowe clk_T2 jest standardowo równe zegarowi mikrokontrolera, clk_I/O. Gdy bit AS2 w rejestrze ASSR zostanie ustawiony w stan 1, źródło to będzie pobierane z oscylatora timera/licznika podłączonego do końcówek TOSC1 i TOSC2. Szczegóły pracy asynchronicznej znajdziesz w podrozdziale "Praca asynchroniczna timera/licznika 2". Szczegóły na temat źródeł zegarowych i preskalera znajdziesz w rozdziale "Preskaler timera/licznika 2".

Główną częścią 8-bitowego timera/licznika jest programowalny moduł dwukierunkowego licznika. Poniższy rysunek pokazuje schemat blokowy licznika wraz z jego otoczeniem:

Opis sygnałów (sygnały wewnętrzne):

count		Zwiększenie lub zmniejszenie wartości TCNT2 o 1.
direction		Wybór pomiędzy zmniejszaniem a zwiększaniem wartości licznika.
clear		Zerowanie TCNT2 (ustawienie wszystkich bitów na 0).
clkTn		Zegar timera/licznika.
top		Sygnalizacja, iż licznik osiągnął wartość maksymalną.
bottom		Sygnalizacja, iż licznik osiągnął wartość minimalną (zero).

W zależności od użytego trybu działania licznik jest zerowany, zwiększany o 1 lub zmniejszany o 1 przy każdym takcie zegara timera (clk_T2). Zegar clk_T2 może być tworzony z zewnętrznego lub z wewnętrznego źródła, wybranego bitami wyboru zegara (ang. Clock Select bits, CS2[2:0]). Gdy nie jest wybrane żadne źródło zegarowe (CS2[2:0] = 0), to timer jest zatrzymany. Jednakże zawartość TCNT2 jest dostępna dla mikroprocesora bez względu na obecność lub brak clk_T2. Zapis przez mikroprocesor posiada wyższy priorytet nad wszystkimi operacjami zliczania lub zerowania.

Sekwencja zliczania jest określana przez ustawienia bitów WGM2[1:0] umieszczonych w rejestrze sterującym  timera/licznika (ang. Timer/Counter Control Register, TCCR2A) oraz bitu WGM22 w rejestrze TCCR2B. Istnieją bliskie związki pomiędzy sposobem zachowania się licznika (zliczaniem) a sposobem generacji przebiegów na wyjściu Output Compare (OC2A lub OC2B). Więcej na temat zaawansowanych sekwencji zliczania znajdziesz w podrozdziale "Tryby pracy".

Znacznik przepełnienia timera/licznika (ang. Timer/Counter Overflow Flag, TOV2) jest ustawiany zgodnie z trybem pracy wybranym przez bity WGM2[2:0]. Znacznik TOV2 może być używany do generacji przerwania dla mikroprocesora.

8-bitowy komparator ciągle porównuje zawartość licznika TCNT2 z rejestrem Output Compare (OCR2A i OCR2B). Gdy TCNT2 zrówna się z zawartością rejestru OCR2A lub OCR2B, to komparator zasygnalizuje zgodność. Zgodność ustawi znacznik Output Compare (OCF2A lub OCF2B) przy następnym takcie zegara timera. Jeśli odpowiednie przerwanie zostało włączone, znacznik Output Compare wygeneruje przerwanie Output Compare. Znacznik Output Compare jest automatycznie zerowany, gdy zostanie wykonana procedura obsługi tego przerwania. Alternatywnie można go wyzerować programowo wpisując na jego pozycji logiczne 1. Generator przebiegu wykorzystuje sygnał zgodności w celu wygenerowania przebiegu wyjściowego zgodnie z trybem pracy ustawionym przez bity WGM2[2:0] i bity trybu Output Compare (COM2x[1:0]). Sygnały MAX i BOTTOM są używane przez generator przebiegu do obsługi specjalnych przypadków wartości krańcowych w niektórych trybach pracy (zobacz do podrozdziału "Tryby pracy").

Poniższy rysunek pokazuje schemat blokowy modułu Output Compare:

Rejestr OCR2x jest podwójnie buforowany, gdy są używane tryby PWN (ang. Pulse Width Modulation). W trybie normalnym oraz w trybie zerowania timera przy zgodności porównania, CTC (ang. Clear Timer on Compare) podwójne buforowanie jest wyłączone. Synchronizuje ono uaktuaktualnianie rejestru porównawczego OCR2x do wartości TOP lub BOTTOM sekwencji zliczania. Synchronizacja zapobiega powstawaniu impulsów PWM o nieprawidłowej długości lub niesymetrycznych, co tworzy bezbłędne przebiegi wyjściowe.

Dostęp do rejestru OCR2x może wydawać się złożony, lecz tak nie jest. Gdy włączone jest podwójne buforowanie, mikroprocesor posiada dostęp do rejestru buforowego OCR2x, a gdy podwójne buforowanie jest wyłączone, mikroprocesor ma bezpośredni dostęp do OCR2x.

Wymuszone Output Compare

W trybach nie generujących przebiegu PWM wyjście zgodności porównania z komparatora może zostać wymuszone przez zapis jedynki do bitu wymuszenia Output Compare (ang. Force Output Compare bit, FOC2x). Wymuszenie zgodności porównania nie ustawi znacznika OCF2x, ani nie przeładuje/wyzeruje timera, lecz końcówka OC2x zostanie uaktualniona tak, jakby wystąpiła rzeczywista zgodność porównania (ustawienie bitów COM2x[1:0] definiuje, czy końcówka  OC2x jest ustawiana, zerowana lub zmienia stan na przeciwny).

Blokowanie zgodności porównania przez zapis do TCNT2

Wszystkie zapisy przez mikroprocesor do rejestru TCNT2 będą blokowały każdą zgodność porównania, która pojawi się w następnym cyklu zegarowym timera, nawet, jeśli timer został zatrzymany. Cecha ta pozwala zainicjować rejestr OCR2x na tę samą wartość co TCNT2 bez wyzwolenia przerwania, gdy zostanie włączony zegar timera/licznika.

Używanie modułu Output Compare

Ponieważ zapis TCNT2 w dowolnym trybie pracy zablokuje wszystkie zgodności porównań na jeden cykl zegara timera, występuje ryzyko związane ze zmianą zawartości TCNT2, gdy jest używany moduł Output Compare niezależnie od tego, czy timer/licznik pracuje, czy nie. Jeśli wartość wpisana do TCNT2 jest równa wartości OCR2x, zgodność porównania zostanie przegapiona, co w wyniku da nieprawidłową generację przebiegu. Podobnie, nie wpisuj do TCNT2 wartości równej BOTTOM, gdy licznik zlicza w dół.

Ustawienie OC2x powinno być wykonane przed ustawieniem rejestru kierunku danych (ang. Data Direction Register) dla końcówki, która będzie wyjściem. Najprostszym sposobem ustawienia wartości OC2x jest użycie bitu strobowego wymuszonego Output Compare (FOC2x) w trybie normalnym. Rejestr OC2x utrzymuje swoją wartość nawet przy zmianie trybów generacji przebiegów.

Bądź świadomy, iż bity COM2x[1:0] nie są podwójnie buforowane wraz z wartością porównania. Zmiana bitów COM2x[1:0] odniesie natychmiastowy skutek.

Bity trybu Compare Output (ang. Compare Output Mode bits, COM2x[1:0]) posiadają dwie funkcje. Po pierwsze, generator przebiegu wykorzystuje bity COM2x[1:0] do definiowania stanu końcówki wyjścia porównania (OC2x) przy kolejnej zgodności porównania. Po drugie, bity COM2x[1:0] kontrolują źródło wyjściowe dla końcówki OC2x. Obrazek poniżej pokazuje uproszczony schemat sieci logicznej, na którą oddziałuje ustawienie bitów COM2x1:0. Rejestry we/wy, bity we/wy i końcówki we/wy na tym obrazku opisane są tłustym drukiem. Pokazane są tylko te elementy ogólnych rejestrów sterowania portami we/wy (DDR i PORT), na które wpływają bity COM2x1:0. Przy odwołaniu do stanu OC2x, odwołanie to dotyczy wewnętrznego rejestru OC2x, nie końcówki zewnętrznej OC2x..

Moduł wyjścia zgodności porównania (ang. Compare Match Output Unit) w trybie nie związanym z PWM

Ogólna funkcja portu we/we zostaje przejęta przez wyjście porównania (OC2x) z generatora przebiegu, jeśli dowolny z bitów COM2x[1:0] jest ustawiony. Jednakże kierunek końcówki OC2x (wejście lub wyjście) jest wciąż kontrolowany przez rejestr kierunku danych (DDR) dla tej końcówki portu. Bit portu kierunku danych dla końcówki OC2x (DDR_OC2x) musi być ustawiony jako wyjście, zanim wartość OCx2 stanie się widoczna na końcówce. Funkcja przejmowania jest niezależna od trybu pracy generatora przebiegu.

Zasada działania sieci logicznej dla końcówki Compare Output pozwala na inicjalizację stanu OC2x przed uaktywnieniem wyjścia. Zwróć uwagę, że niektóre z ustawień bitów COM2x1:0 są zarezerwowane tylko dla pewnych trybów pracy. Zobacz do podrozdziału "Opis Rejestrów".

Tryb Compare Output a generacja przebiegów

Generator przebiegów używa bitów COM2x[1:0] w różny sposób w trybach Normalnym, CTC i PWM. Dla wszystkich trybów ustawienie COM2x[1:0] = 0 mówi generatorowi przebiegów, aby nie wykonywał żadnego działania na rejestrze OC2x przy następnej zgodności porównania. Opis funkcji tych bitów znajdziesz w opisie poszczególnych trybów.

Zmiana stanu bitów COM2x[1:0] odniesie efekt przy pierwszej zgodności porównania, która wystąpi po tej zmianie. W trybach nie-PWM działanie może być wymuszone natychmiast przez wykorzystanie bitów strobowych FOC2x.

Poniższe rysunki pokazują timer/licznik w trybie synchronicznym, a zegar timera (clk_T2) jest z tego powodu pokazany jako sygnał zegarowy taktujący licznik. W trybie asynchronicznym clk_I/O powinien być zastąpiony przez zegar oscylatora timera/licznika. Rysunki zawierają informację o momencie ustawiania znaczników przerwania. Rysunek poniżej zawiera przebiegi czasowe dla podstawowej pracy timera/licznika. Ciąg zliczania jest bliski wartości MAX we wszystkich trybach z wyjątkiem trybu PWM poprawnego fazowo.

Wykres czasowy Timera/Licznika bez preskalera

Następny wykres pokazuje te same dane, lecz z uruchomionym preskalerem (f_{clk_I/O}:8):

Kolejny wykres pokazuje ustawianie znacznika OCF2A we wszystkich trybach  z wyjątkiem trybu CTC:

Kolejny wykres pokazuje ustawianie znacznika OCF2A i zerowanie licznika TCNT2 w trybie CTC.

Gdy timer/licznik 2 pracuje asynchronicznie, należy rozważyć kilka rzeczy.

• Ostrzeżenie: Gdy przełącza się pomiędzy taktowaniem asynchronicznym a synchronicznym timera/licznika 2, zawartość rejestrów TCNT2, OCR2x i TCCR2x może stać się nieprawidłowa. Bezpieczna procedura przełączania źródła zegarowego jest następująca:

• Główny zegar mikroprocesora musi mieć częstotliwość większą od czterokrotnej częstotliwości oscylatora.
• Przy zapisie do jednego z rejestrów TCNT2, OCR2x i TCCR2x wartość jest umieszczana w rejestrze tymczasowym i zatrzaskiwana po dwóch dodatnich zboczach sygnału na końcówce TOSC1. Użytkownik nie powinien wpisywać nowej wartości, zanim zawartość rejestru tymczasowego nie zostanie przeniesiona w swoje miejsce przeznaczenia. Każdy ze wspomnianych rejestrów ma swój indywidualny rejestr tymczasowy, co oznacza, że przykładowo zapis do TCNT2 nie zaburza wcześniejszego zapisu do OCR2x. Aby wykrywać, iż ma miejsce przenoszenie zawartości rejestru tymczasowego do rejestru przeznaczenia, zaimplementowano rejestr stanu asynchronicznego (ang. Asynchronous Status Register – ASSR).
• Przy wchodzeniu w tryb oszczędzania energii lub tryb zmniejszania zakłóceń dla przetwornika A/C po zapisie do TCNT2, OCR2x i TCCR2x, użytkownik musi zaczekać na uaktualnienie zapisanego rejestru, jeśli timer/licznik 2 będzie używany do wybudzania mikrokontrolera, ponieważ funkcja Output Compare jest zablokowana w czasie zapisu do OCR2x lub TCNT2. Jeśli cykl zapisu nie zakończył się, a mikrokontroler wszedł w tryb uśpienia przed powrotem bitu OCR2xUB na zero, to mikrokontroler nigdy nie otrzyma przerwania przy zgodności porównania i nie wybudzi się.
• Jeśli timer/licznik 2 jest używany do wybudzania mikrokontrolera z trybów oszczędzania energii, należy podjąć środki ostrożności, jeśli użytkownik zechce ponownie wejść w jeden z tych trybów: logika przerwań wymaga jeden takt TOSC1, aby się zresetować. Jeśli czas pomiędzy wybudzeniem a ponownym wejściem w tryb uśpienia jest krótszy od taktu TOSC1, to przerwanie się nie pojawi i mikrokontroler nie wybudzi się ponownie. Jeśli użytkownik ma wątpliwości, czy czas przed ponownym wejściem w tryb oszczędzania energii lub tryb zmniejszania zakłóceń dla przetwornika A/C jest wystarczający, to postępowanie zgodnie z poniższym algorytmem da pewność, iż jeden takt TOSC1 upłynął:

• Gdy zostanie wybrana praca asynchroniczna, oscylator 32,768 kHz zawsze pracuje z wyjątkiem trybów wyłączenia i gotowości (ang. Power-down/Standby). Po resecie przy włączeniu (ang. Power-up Reset) lub po wybudzeniu z trybu wyłączenia/gotowości, użytkownik powinien mieć świadomość, iż oscylator ten może wymagać do jednej sekundy na ustabilizowanie się. Zaleca się zatem odczekać co najmniej jedną sekundę przed korzystaniem z timera/licznika 2 po włączeniu lub wybudzeniu z trybu wyłączenia/gotowości. Zawartość rejestrów timera/licznika 2 należy potraktować jako utraconą po wybudzeniu z tych trybów z powodu niestabilnego sygnału zegarowego przy starcie, bez względu na to czy używany jest oscylator, czy stosowany jest sygnał zegarowy z końcówki TOSC1.
• Opis wybudzania w tryb oszczędzania energii lub tryb zmniejszania zakłóceń dla przetwornika A/C, gdy timer jest taktowany asynchronicznie: Gdy spełniony jest warunek przerwania, proces wybudzania rozpoczyna się od następnego taktu zegara timera, tj. timer zawsze ma zawartość zwiększoną co najmniej o jeden, zanim procesor będzie w stanie odczytać wartość licznika. Po wybudzeniu mikrokontroler jest wstrzymywany na cztery takty, po czym wykonuje procedurę obsługi przerwania i wznawia wykonywanie programu od instrukcji umieszczonej za instrukcją SLEEP.
• Odczyt rejestru TCNT2 na krótko po wybudzeniu z oszczędzania energii może dać nieprawidłowy wynik. Ponieważ TCNT2 jest taktowany z zegara asynchronicznego TOSC, to odczyt rejestru TCNT2 musi zostać wykonany poprzez rejestr zsynchronizowany z wewnętrznym zegarem we/wy. Synchronizacja ma miejsce dla każdego narastającego zbocza sygnału TOSC1. Przy wybudzaniu z trybu oszczędzania energii i ponownym uaktywnieniu zegara w/wy (clk_I/O), rejestr TCNT2 da odczyt wartości, którą posiadał przed wejściem w stan uśpienia aż do następnego zbocza narastającego TOSC1. Faza zegara TOSC po wybudzeniu z trybu oszczędzania energii jest nieprzewidywalna, ponieważ zależy od czasu wybudzania. Dlatego zaleca się wykonanie następującej procedury dla odczytu rejestru TCNT2:

• Podczas pracy asynchronicznej synchronizacja znaczników przerwań dla asynchronicznego timera zajmuje trzy takty procesora plus jeden takt timera. Dlatego timer jest posuwany do przodu przynajmniej o jeden, zanim procesor będzie mógł odczytać wartość timera, która spowodowała ustawienie znacznika przerwania. Końcówka Output Compare jest zmieniana wg zegara timera i nie jest synchronizowana z zegarem procesora.

Źródło zegarowe dla timera/licznika 2 nosi nazwę clk_T2S i jest standardowo połączone z głównym zegarem we/wy systemu, clk_I/O. Przez ustawienie bitu AS2 w rejestrze ASSR timer/licznik 2 jest taktowany asynchronicznie z końcówki TOSC1. To umożliwia użycie timera/licznika 2 jako licznika zegarowego rzeczywistego (ang. Real Time Counter, RTC). Gdy bit AS2 jest ustawiony, końcówki TOSC1 i TOSC2 zostają odłączone od portu B. Wtedy można pomiędzy nie podłączyć kryształ kwarcu, który będzie służył jako niezależne źródło zegarowe dla timera/licznika 2. Oscylator został zoptymalizowany do użytku z kwarcem 32,768 kHz. Podłączanie zewnętrznego źródła zegarowego do końcówki TOSC1 nie jest zalecane.

Możliwe ustawienia preskalera dla timera/licznika 2 są następujące: clk_T2S/8, clk_T2S/32, clk_T2S/64, clk_T2S/128, clk_T2S/256 i clk_T2S/1024. Dodatkowo można wybrać clk_T2S jak również 0 (stop). Ustawienie bitu PSRASY w rejestrze GTCCR resetuje preskaler. Pozwala to użytkownikowi pracować z przewidywalnym preskalerem.

TCCR2A – Timer/Counter Control Register A – Rejestr A sterowania timerem/licznikiem

Bity 7:6 – COM2A1:0: Compare Match Output A Mode – Tryb wyjścia A dla zgodności porównania

Bity te sterują zachowaniem końcówki Output Compare A (OC2A). Jeśli jeden lub oba bity COM2A1:0 są ustawione, to wyjście OC2A przejmuje normalną funkcję portu końcówki we/wy. Jednakże zauważ, iż bit rejestru kierunku danych (ang. Data Direction Register, DDR) odpowiadający końcówce OC2A musi być ustawiony w celu uaktywnienia jej jako wyjście.

Gdy wyjście OC2A jest połączone z końcówką, funkcje bitów COM2A1:0 zależą od ustawienia bitów WGM22:0.

Funkcje bitów COM2A1:0, gdy bity WGM22:0 są ustawione na tryb normalny lub CTC (nie PWM):

Funkcje bitów COM2A1:0, gdy bity WGM22:0 są ustawione na szybki tryb PWM:

Funkcje bitów COM3A1:0, gdy bity WGM22:0 są ustawione na tryb PWM poprawny fazowo:

Bity 5:4 – COM2B1:0: Compare Match Output B Mode – Tryb wyjścia B dla zgodności porównania

Te bity sterują zachowaniem końcówki Output Compare B (OC2B).Jeśli jeden lub oba bity COM2B1:0 są ustawione, to wyjście OC2B przejmuje normalną funkcję portu końcówki we/wy. Jednakże zauważ, iż bit rejestru kierunku danych (ang. Data Direction Register, DDR) odpowiadający końcówce OC2B musi być ustawiony w celu uaktywnienia jej jako wyjście.

Gdy wyjście OC2B jest połączone z końcówką, funkcje bitów COM2B1:0 zależą od ustawienia bitów WGM22:0.

Funkcje bitów COM2B1:0, gdy bity WGM22:0 są ustawione na szybki tryb PWM:

Funkcje bitów COM2B1:0, gdy bity WGM22:0 są ustawione na tryb PWM poprawny fazowo:

Bity 3:2 – Zarezerwowane

Bity te są w ATmega640/1280/1281/2560/2561 zarezerwowane i przy odczycie dają zawsze wartość 0.

Bity 1:0 – WGM21:0: Waveform Generation Mode – Tryb generacji przebiegu

Bity te w połączeniu z bitem WGM22 znajdującym się w rejestrze TCCR2B sterują sposobem zliczania przez licznik, źródłem wartości maksymalnej (TOP) oraz typem generacji przebiegu, który ma zostać użyty. Moduł timera/licznika wspiera następujące tryby pracy: tryb normalny (licznik), tryb zerowania licznika przy zgodności porównania (ang. Clear Timer on Compare Match, CTC) oraz dwa tryby modulacji szerokości impulsu (ang. Pulse Width Modulation, PWM). Zobacz do podrozdziału "Tryby pracy".

Funkcje bitów trybu generacji przebiegu

---

TCCR2B – Timer/Counter Control Register B – Rejestr B sterowania timerem/licznikiem

Bit 7 – FOC2A: Force Output Compare A – Wymuszone Output Compare A

Bit FOC2A jest aktywny tylko wtedy, gdy bity WGM określają tryb nie-PWM.

Jednakże dla kompatybilności z przyszłymi urządzeniami bit ten musi być zapisywany zerem przy zapisie do rejestru TCCR2B w czasie pracy w trybie PWM. Gdy do bitu FOC2A zostanie zapisana logiczna jedynka, zostaje natychmiast wymuszona zgodność porównania na module generacji przebiegu. Wyjście OC2A jest zmieniane zgodnie z ustawieniami bitów COM2A[1:0]. Zwróć uwagę, iż bit FOC2A jest zaimplementowany jako strob. Dlatego to wartość obecna w bitach COM2A[1:0] określa efekt wymuszonej zgodności porównania.

Strob FOC2A nie wygeneruje żadnego przerwania, ani nie wyzeruje timera w trybie CTC używającego rejestru OCR2A jako TOP.

Przy odczycie bit FOC2A daje zawsze wartość zero.

Bit 6 – FOC2B: Force Output Compare B – Wymuszone Output Compare B

Bit FOC2B jest aktywny tylko wtedy, gdy bity WGM2[2:0] określają tryb nie-PWM.

Jednakże dla kompatybilności z przyszłymi urządzeniami bit ten musi być zapisywany zerem przy zapisie do rejestru TCCR2B w czasie pracy w trybie PWM. Gdy do bitu FOC2B zostanie zapisana logiczna jedynka, zostaje natychmiast wymuszona zgodność porównania na module generacji przebiegu. Wyjście OC2B jest zmieniane zgodnie z ustawieniami bitów COM2B[1:0]. Zwróć uwagę, iż bit FOC2B jest zaimplementowany jako strob. Dlatego to wartość obecna w bitach COM2B[1:0] określa efekt wymuszonej zgodności porównania

Strob FOC2B nie wygeneruje żadnego przerwania, ani nie wyzeruje timera w trybie CTC używającego rejestru OCR2B jako TOP.

Przy odczycie bit FO20B daje zawsze wartość zero.

Bity 5:4 – Zarezerwowane

Bity te są w ATmega640/1280/1281/2560/2561 zarezerwowane i przy odczycie dają zawsze wartość 0.

Bit 3 – WGM22: Waveform Generation Mode – Tryb generacji przebiegu

Zobacz do opisu rejestru TCCR2A.

Bity 2:0 – CS22:0: Clock Select – Wybór zegara

Trzy bity wyboru zegara wybierają źródło zegarowe, z którego będzie korzystał timer/licznik.

---

TCNT2 – Timer/Counter Register – Rejestr timera/licznika 2

Rejestr timera/licznika daje bezpośredni dostęp zarówno przy odczycie jak i przy zapisie do zawartości 8-bitowego licznika w module timera/licznika. Zapis do rejestru TCNT2 blokuje (usuwa) zgodność porównania przy następnym cyklu zegara timera. Modyfikowanie licznika (TCNT2) podczas jego pracy wprowadza ryzyko pominięcia zgodności porównania pomiędzy TCNT2 a rejestrami OCR2x.

---

OCR2A – Output Compare Register A –  Rejestr A dla Output Compare

Rejestr A dla Output Compare zawiera 8-bitową wartość, która jest ciągle porównywana z zawartością licznika (TCNT2). Zgodność może zostać wykorzystana do generacji przerwania Output Compare lub do generacji przebiegu wyjściowego na końcówce OC2A.

---

OCR2B – Output Compare Register B –  Rejestr B dla Output Compare

Rejestr B dla Output Compare zawiera 8-bitową wartość, która jest ciągle porównywana z zawartością licznika (TCNT2). Zgodność może zostać wykorzystana do generacji przerwania Output Compare lub do generacji przebiegu wyjściowego na końcówce OC2B.

---

TIMSK2 – Timer/Counter 2 Interrupt Mask Register – Rejestr maskowania przerwań od timera/licznika 2

Bity 7:3 – Zarezerwowane

Bity te są w ATmega640/1280/1281/2560/2561 zarezerwowane i przy odczycie dają zawsze wartość 0.

Bit 2 – OCIE2B: Timer/Counter Output Compare Match B Interrupt Enable – Włączanie przerwań przy zgodności porównania B w timerze/liczniku

Gdy bit OCIE2B zostanie ustawiony na jeden, a bit I w rejestrze stanu SREG jest również ustawiony, to jest uaktywniane przerwanie przy zgodności porównania B w timerze/liczniku 2. Przerwanie to jest wykonywane, jeśli w timerze/liczniku wystąpi zgodność porównania, tj. gdy zostanie ustawiony bit OCF2B bit w rejestrze znaczników przerwań od timera/licznika (ang. Timer/Counter Interrupt Flag Register, TIFR2).

Bit 1 – OCIE2A: Timer/Counter0 Output Compare Match A Interrupt Enable – Włączanie przerwań przy zgodności porównania A w timerze/liczniku

Gdy bit OCIE2A zostanie ustawiony na jeden, a bit I w rejestrze stanu SREG jest również ustawiony, to jest uaktywniane przerwanie przy zgodności porównania A w timerze/liczniku 2. Przerwanie to jest wykonywane, jeśli w timerze/liczniku wystąpi zgodność porównania, tj. gdy zostanie ustawiony bit OCF2A w rejestrze znaczników przerwań od timera/licznika (ang. Timer/Counter Interrupt Flag Register, TIFR2).

Bit 0 – TOIE2: Timer/Counter0 Overflow Interrupt Enable – Włączenie przerwań przy przepełnieniu timera/licznika 2

Gdy bit TOIE2 zostanie zapisany stanem jeden, a bit I w rejestrze stanu SREG jest ustawiony, to jest uaktywniane przerwanie przy przepełnieniu timera/licznika 0. Przerwanie to jest wykonywane, jeśli wystąpi przepełnienie w timerze/liczniku 2, tj. gdy zostanie ustawiony bit TOV2 w rejestrze znaczników przerwań od timera/licznika (ang. Timer/Counter Interrupt Flag Register, TIFR2).

---

TIFR2 – Timer/Counter 0 Interrupt Flag Register – Rejestr znaczników przerwań od timera/licznika 0

Bity 7:3 – Zarezerwowane

Bity te są w ATmega640/1280/1281/2560/2561 zarezerwowane i przy odczycie dają zawsze wartość 0.

Bit 2 – OCF2B: Output Compare Flag 2 B – Znacznik Output Compare 2 B

Bit OCF2B jest ustawiany, gdy wystąpi zgodność porównania pomiędzy timerem/licznikiem 2 a danymi w rejestrze Output Compare 2 B (ang. Output Compare Register2 B, OCR2B). Bit OCF0B jest zerowany sprzętowo przy wykonaniu odpowiedniego wektora przerwania. Alternatywnie można go wyzerować przez zapis do znacznika logicznej jedynki. Gdy są ustawione bity: I w SREG, OCIE2B i OCF2B, zostaje wykonane przerwanie przy zgodności porównania.

Bit 1 – OCF2A: Output Compare Flag 2 A – Znacznik Output Compare 2 A

Bit OCF2A jest ustawiany, gdy wystąpi zgodność porównania pomiędzy timerem/licznikiem 0 a danymi w rejestrze Output Compare 2 A (ang. Output Compare Register2 A, OCR2A). Bit OCF0A jest zerowany sprzętowo przy wykonaniu odpowiedniego wektora przerwania. Alternatywnie można go wyzerować przez zapis do znacznika logicznej jedynki. Gdy są ustawione bity: I w SREG, OCIE2AB i OCF2A, zostaje wykonane przerwanie przy zgodności porównania.

Bit 1 – TOV2: Timer/Counter0 Overflow Flag – Znacznik przerwania przy przepełnieniu timera/licznika

Bit TOV2 jest ustawiany, gdy wystąpi przepełnienie w timerze/liczniku 0. Bit TOV2  jest zerowany sprzętowo przy wykonaniu odpowiedniego wektora przerwania. Alternatywnie można go wyzerować przez zapis do znacznika logicznej jedynki. Gdy są ustawione na jeden bity I w SREG, TOIE2A (ang. Timer/Counter2 Overflow Interrupt Enable – uaktywnienie przerwań od przepełnienia timera/licznika 2) oraz TOV2, zostaje wykonane przerwanie od przepełnienia timera/licznika 2. W trybie PWM znacznik ten jest ustawiany, gdy timer/licznik 2 zmienia kierunek zliczania przy wartości 0x00.

Ustawianie tego znacznika zależy od ustawienia bitów WGM2[2:0]:

---

ASSR – Asynchronous Status Register – Rejestr stanu asynchronicznego

Bit 7 – Zarezerwowany

Bit ten jest w ATmega640/1280/1281/2560/2561 zarezerwowany i przy odczycie daje zawsze wartość 0.

Bit 6 – EXCLK: Enable External Clock Input – Uaktywnienie wejścia zewnętrznego zegara

Gdy bit EXCLK jest zapisany jedynką i wybrany został zegar asynchroniczny, to uaktywniany jest bufor wejścia zegara zewnętrznego, a zegar zewnętrzny można doprowadzić do końcówki 1 oscylatora timera (ang. Timer Oscillator 1, TOSC1) zamiast kwarcu 32kHz. Zapis bitu EXCLK powinien być wykonany przed wyborem pracy asynchronicznej. Zauważ, iż oscylator kwarcowy będzie pracował tylko wtedy, gdy ten bit ma stan zero.

Bit 5 – AS2: Asynchronous Timer/Counter2 – Tryb pracy asynchronicznej

Gdy bit AS2 zostanie zapisany stanem zero, timer/licznik 2 jest taktowany z zegara we/wy clk_I/O. Gdy do bitu AS2 zostanie wpisana jedynka, timer/licznik 2 jest taktowany z oscylatora kwarcowego podłączonego do końcówki 1 oscylatora timera (ang. Timer Oscillator 1 pin, TOSC1). Gdy zmienia się wartość bitu AS2, zawartości rejestrów TCNT2, OCR2A, OCR2B, TCCR2A i TCCR2B mogą być nieprawidłowe.

Bit 4 – TCN2UB: Timer/Counter2 Update Busy – Uaktualnienie rejestru TCNT2 w toku

Gdy timer/licznik 2 pracuje asynchronicznie i rejestr TCNT2 zostanie zapisany, bit ten przechodzi w stan jeden. Gdy rejestr TCNT2 został uaktualniony z rejestru tymczasowego, bit jest zerowany sprzętowo. Logiczne zero w tym bicie oznacza, iż rejestr TCNT2 można zapisać nową wartością.

Bit 3 – OCR2AUB: Output Compare Register2 Update Busy – Uaktualnienie rejestru OCR2A w toku

Gdy timer/licznik 2 pracuje asynchronicznie i rejestr OCR2A zostanie zapisany, bit ten przechodzi w stan jeden. Gdy rejestr OCR2A został uaktualniony z rejestru tymczasowego, bit jest zerowany sprzętowo. Logiczne zero w tym bicie oznacza, iż rejestr OCR2A można zapisać nową wartością.

Bit 2 – OCR2BUB: Output Compare Register2 Update Busy – Uaktualnienie rejestru OCR2B w toku

Gdy timer/licznik 2 pracuje asynchronicznie i rejestr OCR2B zostanie zapisany, bit ten przechodzi w stan jeden. Gdy rejestr OCR2B został uaktualniony z rejestru tymczasowego, bit jest zerowany sprzętowo. Logiczne zero w tym bicie oznacza, iż rejestr OCR2B można zapisać nową wartością.

Bit 1 – TCR2AUB: Timer/Counter Control Register2 Update Busy – Uaktualnienie rejestru TCCR2A w toku

Gdy timer/licznik 2 pracuje asynchronicznie i rejestr TCCR2A zostanie zapisany, bit ten przechodzi w stan jeden. Gdy rejestr TCCR2A został uaktualniony z rejestru tymczasowego, bit jest zerowany sprzętowo. Logiczne zero w tym bicie oznacza, iż rejestr TCCR2A można zapisać nową wartością.

Bit 0 – TCR2BUB: Timer/Counter Control Register2 Update Busy – Uaktualnienie rejestru TCCR2B w toku

Gdy timer/licznik 2 pracuje asynchronicznie i rejestr TCCR2B zostanie zapisany, bit ten przechodzi w stan jeden. Gdy rejestr TCCR2B został uaktualniony z rejestru tymczasowego, bit jest zerowany sprzętowo. Logiczne zero w tym bicie oznacza, iż rejestr TCCR2B można zapisać nową wartością.

Jeśli zostanie wykonany zapis do dowolnego z tych pięciu rejestrów timera/licznika 2, gdy jego znacznik zajętości jest ustawiony, to zapisana wartość może ulec uszkodzeniu i spowodować niezamierzone przerwanie.

Mechanizm odczytu TCNT2, OCR2A, OCR2B, TCCR2A i TCCR2B jest inny. Gdy odczytywany jest rejestr TCNT2, odczytana będzie aktualna wartość timera. Gdy odczytywany jest rejestr OCR2A, OCR2B, TCCR2A lub TCCR2B, odczytana będzie wartość z rejestru tymczasowego.

---

GTCCR – General Timer/Counter Control Register – Ogólny rejestr sterowania timerami/licznikami

Bit 1 – PSRASY: Prescaler Reset Timer/Counter2 – Reset preskalera dla timera/licznika 2

Gdy ten bit ma wartość jeden, to preskaler timera/licznika 2 zostanie zresetowany. Bit jest normalnie zerowany natychmiast sprzętowo. Jeśli bit zostanie zapisany, gdy timer/licznik 2 pracuje w trybie asynchronicznym, to bit pozostanie w stanie jeden aż do zresetowania preskalera. Bit nie będzie zerowany sprzętowo, jeśli zostanie ustawiony bit TSM.