Mikrokontrolery

Gdy napięcie na nieodwracającej końcówce AIN0 jest wyższe od napięcia napięcia na końcówce odwracającej AIN1, to jest ustawiane wyjście komparatora analogowego ACO. Wyjście komparatora można ustawić, tak aby wyzwalało zdarzenie Input Capture w timerze/liczniku 1. Dodatkowo komparator może wyzwalać oddzielne przerwanie, wyłączne dla komparatora analogowego Użytkownik może wybrać wyzwalanie przerwania przy zboczu narastającym, opadającym lub zmianie poziomu logicznego na wyjściu z komparatora na przeciwny. Poniższy rysunek przedstawia schemat blokowy komparatora wraz z otaczającą go siecią logiczną:

Bit zmniejszania poboru prądu przez przetwornik A/C (ang. Power Reduction ADC bit, PRADC) w rejestrze PRR0 musi być zapisany stanem logicznym zero, aby można było użyć wejść multipleksera analogowego przetwornika A/C.

Możliwe jest wybranie dowolnej z końcówek ADC15..0 jako wejście odwracające komparatora analogowego. Do wyboru tego wejścia wykorzystywany jest multiplekser przetwornika A/C, co w konsekwencji wymaga wyłączenia tego przetwornika w celu skorzystania z tej możliwości. Jeśli bit włączenia multipleksera dla komparatora analogowego (ang. Analog Comparator Multiplexer Enable bit, ACME w rejestrze ACDSRB) jest ustawiony, a przetwornik A/C jest wyłączony (bit ADEN w ADCSRA wyzerowany), bity MUX5 oraz MUX[2:0] w rejestrze ADMUX wybierają końcówkę wejściową jako wejście odwracające dla komparatora analogowego. Jeśli bit ACME jest wyzerowany lub bit ADEN jest ustawiony, to końcówka AIN1 zostanie użyta jako wejście odwracające komparatora analogowego.

Multipleksowane wejście dla komparatora analogowego

ADCSRB – ADC Control and Status Register B –  Rejestr B sterowania i stanu przetwornika A/C

Bit 6 – ACME: Analog Comparator Multiplexer Enable – Włączenie multipleksera dla komparatora analogowego

Gdy bit ten zostanie zapisany logiczną jedynką, a przetwornik analogowo/cyfrowy jest wyłączony (wyzerowany bit ADEN w rejestrze ADCSRA), multiplekser przetwornika A/C wybiera wejście odwracające dla komparatora analogowego. Jeśli do bitu ACME zostanie wpisane logiczne zero, to jako wejście odwracające komparatora analogowego będzie użyta końcówka AIN1.

ACSR – Analog Comparator Control and Status Register – Rejestr sterowania i stanu komparatora analogowego

Bit 7 – ACD: Analog Comparator Disable – Wyłączenie komparatora analogowego

Gdy w bicie tym zostanie umieszczona logiczna jedynka, wyłączane jest zasilanie komparatora analogowego. Bit można ustawiać w dowolnej chwili w celu wyłączenia komparatora. Spowoduje to zmniejszenie poboru prądu w trybach normalnym i bezczynnym. Przy zmianie bitu ACD należy wyłączyć przerwania z komparatora przez wyzerowanie bitu ACSR. W przeciwnym razie może zostać wygenerowane przerwanie przy zmianie stanu bitu.

Bit 6 – ACBG: Analog Comparator Bandgap Select – Wybór napięcia odniesienia

Gdyn bit ten jest ustawiony, to na wejście nieodwracające komparatora analogowego podawane jest stałe napięcie odniesienia. Gdy bit jest wyzerowany na wejście nieodwracające podawane jest napięcie z końcówki  AIN0. Gdy zostanie użyte napięcie odniesienia, należy odczekać pewien czas, aby napięcie to ustabilizowało się. W przeciwnym razie na początku może dawać złe wartości.

Bit 5 – ACO: Analog Comparator Output – Wyjście komparatora analogowego

Wyjście z komparatora analogowego jest synchronizowane, a następnie łączone bezpośrednio z ACO. Synchronizacja wprowadza opóźnienie 1 lub 2 cykli zegara.

Bit 4 – ACI: Analog Comparator Interrupt Flag – Znacznik przerwania z komparatora analogowego

Ten bit ustawiany jest sprzętowo, gdy wyjście komparatora wyzwala przerwanie w wybranym trybie przez ustawienia bitów ACIS1 i ACIS0. Procedura obsługi przerwania z komparatora analogowego jest wykonywana, jeśli są ustawione bity ACIE oraz  I w SREG. Bit ACI jest zerowany sprzętowo przy wykonaniu odpowiedniego wektora przerwania. Alternatywnie można go wyzerować poprzez zapis logicznej jedynki do tego znacznika.

Bit 3 – ACIE: Analog Comparator Interrupt Enable – Włączenie przerwań z komparatora analogowego

Gdy bity ACIE oraz I w SREG są ustawione, włączone jest przerwanie z komparatora analogowego. Gdy bit ACIE zostaje wyzerowany, przerwanie to jest wyłączone.

Bit 2 – ACIC: Analog Comparator Input Capture Enable – Włączenie funkcji Input Capture komparatora analogowego

Gdy do tego bitu zostanie wpisana logiczna jedynka, to uaktywnia się funkcja Input Capture w timerze/liczniku 1 wyzwalana przez komparator analogowy. W tym przypadku wyjście komparatora zostaje połączone bezpośrednio z logiką Input Capture, co pozwala komparatorowi wykorzystywać układ eliminacji zakłóceń oraz rodzaj zbocza wyzwalającego przerwanie Input Capture timera/licznika 1. Przy zapisie zera nie istnieje żadne połączenie pomiędzy komparatorem analogowym a funkcją Input Capture. Aby komparator wyzwalał przerwanie Input Capture timera/licznika 1, należy ustawić bit ICIE1 w rejestrze maski przerwań timera (ang. Timer Interrupt Mask, TIMSK1).

Bity 1:0 – ACIS1, ACIS0: Analog Comparator Interrupt Mode Select – Wybór trybu generacji przerwania przez komparator analogowy

Bity te określają, które ze zdarzeń komparatora wyzwoli przerwanie od komparatora analogowego. Poniższa tabela pokazuje ich ustawienia:

Przy zmianie bitów ACIS1/ACIS0 należy wyłączyć przerwanie z komparatora analogowego przez wyzerowanie jego bitu ACIE w rejestrze ACSR. W przeciwnym razie przerwanie może zostać wygenerowane przy tej zmianie.

DIDR1 – Digital Input Disable Register 1 – Rejestr 1 wyłączania wejść cyfrowych

Bity 1, 0 – AIN1D, AIN0D: AIN1, AIN0 Digital Input Disable – Wyłączenie wejść cyfrowych końcówek AIN1, AIN0

Gdy bit ten zostanie zapisany stanem logicznym jeden, to cyfrowy bufor wejściowy końcówki AIN1/0 zostaje wyłączony. Odpowiedni bit rejestru PIN da zawsze odczyt zero, gdy zostanie ustawiony ten bit. Gdy do końcówki AIN1/0 zostanie doprowadzony sygnał analogowy i cyfrowe wejście z tej końcówki nie jest potrzebne, bit ten powinien być zapisany stanem logicznym jeden, aby zmniejszyć pobór prądu w buforze wejść cyfrowych.