Technika cyfrowa - ATmega640/1280/1281/2560/2561

UWAGA:

Przeciążenie układu poza podane tutaj wartości ekstremalne może spowodować jego trwałe uszkodzenie. Również wystawienie układu przez dłuższy czas na podane tutaj warunki ekstremalne może wpłynąć na poprawność działania mikrokontrolera oraz jego trwałość.

Temperatura pracy		-55°C do +125°C
Temperatura przechowywania		-65°C do +150°C
Napięcie względem masy na dowolnej końcówce z wyjątkiem RESET		-0,5V do V_CC+0,5V
Napięcie względem masy na końcówce RESET		-0,5V do +13,0V
Maksymalne napięcie pracy		6,0V
Prąd stały na końcówkę we/wy		40,0 mA
Prąd stały na końcówkach V_CC i GND		200,0 mA

Na początek: podrozdziału strony

T_A = -40°C do +85°C, V_CC = 1,8V do 5,5V (o ile nie podano inaczej)

Symbol	Parametr	Warunki	Min.	Typ.	Max.	Jednostka
V_IL	Napięcie wejściowe dla stanu 0 z wyjątkiem końcówek XTAL1 i RESET	V_CC = 1,8 - 2,4V V_CC = 2,4 - 5,5V	-0,5 -0,5		0,2V_CC⁽¹⁾ 0,3V_CC⁽¹⁾	V
V_IL1	Napięcie wejściowe dla stanu 0 na końcówce XTAL1	V_CC = 1,8 - 5,5V	-0,5		0,1V_CC⁽¹⁾
V_IL2	Napięcie wejściowe dla stanu 0 na końcówce RESET	V_CC = 1,8 - 5,5V	-0,5		0,1V_CC⁽¹⁾
V_IH	Napięcie wejściowe dla stanu 1 z wyjątkiem końcówek XTAL1 i RESET	V_CC = 1,8 - 2,4V V_CC = 2,4 - 5,5V	0,7V_CC⁽²⁾ 0,6V_CC⁽²⁾		V_CC+0,5 V_CC+0,5
V_IH1	Napięcie wejściowe dla stanu 1 na końcówce XTAL1	V_CC = 1,8 - 2,4V V_CC = 2,4 - 5,5V	0,8V_CC⁽²⁾ 0,7V_CC⁽²⁾		V_CC+0,5 V_CC+0,5
V_IH2	Napięcie wejściowe dla stanu 1 na końcówce RESET	V_CC = 1,8 - 5,5V	0,9V_CC⁽²⁾		V_CC+0,5
V_OL	Napięcie wyjściowe dla stanu 0⁽³⁾ z wyjątkiem końcówki RESET	I_OL = 20mA, V_CC = 5V I_OL = 10mA, V_CC = 3V			0,9 0,6
V_OH	Napięcie wyjściowe dla stanu 1⁽⁴⁾ z wyjątkiem końcówki RESET	I_OL = 20mA, V_CC = 5V I_OL = 10mA, V_CC = 3V	4,2 2,3
I_IL	Wejściowy prąd upływu końcówki we/wy	V_CC = 5,5V, końcówka w stanie 0 (wartość bezwzględna)			1,0	μA
I_IH	Wejściowy prąd upływu końcówki we/wy	V_CC = 5,5V, końcówka w stanie 1 (wartość bezwzględna)			1,0	μA
R_RST	Opornik podciągający resetu		30		60	kΩ
R_pu	Opornik podciągający końcówki we/wy		20		50	kΩ
I_CC	Prąd zasilania⁽⁵⁾	Tryb aktywny 1MHz, V_CC = 2V (ATmega640/1280/2560/1V)		0,5	0,8	mA
		Tryb aktywny 4MHz, V_CC = 3V (ATmega640/1280/2560/1L)		3,2	5
		Tryb aktywny 8MHz, V_CC = 5V (ATmega640/1280/1281/2560/2561)		10	14
		Tryb bezczynny 1MHz, V_CC = 2V (ATmega640/1280/2560/1V)		0,14	0,22
		Tryb bezczynny 4MHz, V_CC = 3V (ATmega640/1280/2560/1L)		0,7	1,1
		Tryb bezczynny 8MHz, V_CC = 5V (ATmega640/1280/1281/2560/2561)		2,7	4
	Tryb wyłączenia	WDT włączony, V_CC = 3V		< 5	15	μA
	Tryb wyłączenia	WDT wyłączony, V_CC = 3V		< 1	7,5	μA
V_ACIO	Wejściowe napięcie niezrównoważenia komparatora analogowego	V_CC = 5V V_in = V_CC/2		<10	40	mV
I_ACLK	Wejściowy prąd upływu komparatora analogowego	V_CC = 5V V_in = V_CC/2	-50		50	nA
t_ACPD	Opóźnienie propagacji komparatora analogowego	V_CC = 2,7V V_CC = 4,0V		750 500		ns

Uwagi:	1.	“Max” oznacza najwyższą wartość dla której wartość końcówki będzie odczytana jako niska.
	2.	“Min” oznacza najniższą wartość, dla której wartość końcówki zostanie odczytana jako wysoka.
	3.	Chociaż każdy port we/wy może pochłaniać większy prąd niż w warunkach testowych (20mA przy V_CC = 5V, 10mA przy V_CC = 3V) w stanie ustalonym (nieprzejściowym), należy przestrzegać następujących obostrzeń: ATmega1281/2561: 1) Suma wszystkich I_OL dla portów A0-A7, G2, C4-C7 nie powinna przekraczać 100mA. 2) Suma wszystkich I_OL dla portów C0-C3, G0-G1, D0-D7 nie powinna przekraczać 100mA. 3) Suma wszystkich I_OL dla portów G3-G5, B0-B7, E0-E7 nie powinna przekraczać 100mA. 4) Suma wszystkich I_OL dla portów F0-F7 nie powinna przekraczać 100mA. ATmega640/1280/2560: 1) Suma wszystkich I_OL dla portów J0-J7, A0-A7, G2 nie powinna przekraczać 200mA. 2) Suma wszystkich I_OL dla portów C0-C7, G0-G1, D0-D7, L0-L7 nie powinna przekraczać 200mA. 3) Suma wszystkich I_OL dla portów G3-G4, B0-B7, H0-B7 nie powinna przekraczać 200mA. 4) Suma wszystkich I_OL dla portów E0-E7, G5 nie powinna przekraczać 100mA. 5) Suma wszystkich I_OL dla portów F0-F7, K0-K7 nie powinna przekraczać 100mA. Jeśli I_OL przekracza warunki testowe, to V_OL może przekroczyć wartości określone w specyfikacji. Nie gwarantuje się, iż końcówki będą pochłaniały prąd większy niż ten podany w warunku testowym.
	4.	Chociaż każdy port we/wy może wyprowadzać większy prąd niż w warunkach testowych (20mA przy V_CC = 5V, 10mA przy V_CC = 3V) w stanie ustalonym (nieprzejściowym), należy przestrzegać następujących obostrzeń: ATmega1281/2561: 1) Suma wszystkich I_OH dla portów A0-A7, G2, C4-C7 nie powinna przekraczać 100mA. 2) Suma wszystkich I_OH dla portów C0-C3, G0-G1, D0-D7 nie powinna przekraczać 100mA. 3) Suma wszystkich I_OH dla portów G3-G5, B0-B7, E0-E7 nie powinna przekraczać 100mA. 4) Suma wszystkich I_OH dla portów F0-F7 nie powinna przekraczać 100mA. ATmega640/1280/2560: 1) Suma wszystkich I_OH dla portów J0-J7, G2, A0-A7 nie powinna przekraczać 200mA. 2) Suma wszystkich I_OH dla portów C0-C7, G0-G1, D0-D7, L0-L7 nie powinna przekraczać 200mA. 3) Suma wszystkich I_OH dla portów G3-G4, B0-B7, H0-H7 nie powinna przekraczać 200mA. 4) Suma wszystkich I_OH dla portów E0-E7, G5 nie powinna przekraczać 100mA. 5) Suma wszystkich I_OH dla portów F0-F7, K0-K7 nie powinna przekraczać 100mA. Jeśli I_OH przekracza warunki testowe, to V_OH może przekroczyć wartości określone w specyfikacji. Nie gwarantuje się, iż końcówki będą wyprowadzały prąd większy niż ten podany w warunku testowym.
	5.	Wartości z włączonym rejestrem oszczędzania prądu (ang. PRR1 – Power Reduction Register 1”) (0xFF).

Na początek: podrozdziału strony

Maksymalna częstotliwość zależy od V_CC. Jak pokazują poniższe wykresy, krzywa maksymalnej częstotliwości w funkcji V_CC jest liniowa w zakresie napięć 1,8V < V_CC < 2,7V oraz 2,7V < V_CC < 4,5V.

Częstotliwość maksymalna w funkcji V_CC, ATmega640V/1280V/1281V/2560V/2561V

Częstotliwość maksymalna w funkcji V_CC, gdy używana jest również sekcja NRWW⁽¹⁾, ATmega2560V/2561V

Uwaga:

1.

Gdy używana jest tylko sekcja Read-While-Write pamięci programu. można osiągnąć wyższą prędkość działania przy niskim napięciu, zobacz podrozdziału "Sekcje RWW i NRWW we FLASH".

Częstotliwość maksymalna w funkcji V_CC, ATmega640/ATmega1280/ATmega1281

Częstotliwość maksymalna w funkcji V_CC, ATmega2560/ATmega2561

Na początek: podrozdziału strony

Dokładność wewnętrznego, kalibrowanego oscylatora RC

	Częstotliwość	V_CC	Temperatura	Dokładność kalibracji
Kalibracja fabryczna	8 MHz	3V	25°C	±10%
Kalibracja użytkownika	7,3MHz – 8,1MHz	1,8V – 5,5V⁽¹⁾ 2,7V – 5,5V⁽²⁾	-40°C – 85°	±1%

Uwagi:	1.	Zakres napięć dla ATmega640V/1281V/1280V/2561V/2560V.
	2.	Zakres napięć dla ATmega640/1281/1280/2561/2560.

Zegar zewnętrzny

Przebieg sygnału dla zegara zewnętrznego
obrazek

Parametry zegara zewnętrznego

Symbol	Parametr	V_CC = 1,8V - 5,5V		V_CC = 2,7V - 5,5V		V_CC = 4,5V - 5,5V		Jednostki
Symbol	Parametr	Min.	Max.	Min.	Max.	Min.	Max.	Jednostki
1/t_CLCL	Częstotliwość oscylatora	0	2	0	8	0	16	MHz
t_CLCL	Okres zegara	500		125		62,5		ns
t_CHCX	Czas stanu wysokiego	200		50		25
t_CLCX	Czas stanu niskiego	200		50		25
t_CLCH	Czas narastania		2,0		1,6		0,5	μs
t_CHCL	Czas opadania		2,0		1,6		0,5	μs
Δt_CLCL	Zmiana okresu z cyklu na cykl		2		2		2	%

Na początek: podrozdziału strony

Parametry resetu, spadku napięcia oraz napięcia wewnętrznego

Symbol	Parametr	Warunek	Min.	Typ.	Max.	Jednostki
V_RST	Próg napięcia na końcówce RESET		0,2V_CC		0,9V_CC	V
t_RST	Minimalna szerokość impulsu na końcówce RESET				2,5	μs
V_HYST	Histereza detektora spadku napięcia zasilającego			50		mV
t_BOD	Minimalna szerokość impulsu przy resecie od spadku napięcia			2		μs
V_BG	Wewnętrzne napięcie odniesienia		1,15	1,23	1,35	V
t_BG	Czas uruchamiania napięcia odniesienia	V_CC=2,7V, T_A= 25°C	1,0	1,1	1,2	V
I_BG	Pobór prądu przez moduł napięcia odniesienia	V_CC=2,7V, T_A= 25°C		40	70	μs
I_BG	Pobór prądu przez moduł napięcia odniesienia	V_CC=2,7V, T_A= 25°C		10		μA

Uwaga:

1.

Reset przy włączaniu zasilania nie zadziała, aż napięcie zasilające nie spadnie poniżej V_POT.

Standardowy reset przy włączaniu napięcia

Ta implementacja resetu przy włączaniu zasilania istniała we wczesnych wersjach mikrokontrolera ATmega640/1280/1281/2560/2561. Poniższa tabela opisuje parametry tego resetu i dotyczy tylko następujących mikrokontrolerów:

ATmega640: korekta A
ATmega1280: korekta A
ATmega1281: korekta A
ATmega2560: korekty od A do E
ATmega2561: korekty od A do E

Parametry standardowego resetu przy włączaniu napięcia. T_A = -40°C do +85°C

Symbol	Parametr	Min.⁽¹⁾	Typ.⁽¹⁾	Max.⁽¹⁾	Jednostki
V_POT	Napięcie progowe resetu przy włączaniu (narastające)(2)	0,7	1,0	1,4	V
V_POT	Napięcie progowe resetu przy włączaniu (opadające)⁽³⁾	0,05	0,9	1,3	V
V_PSR	Szybkość narastania/opadania napięcia przy włączaniu	0,01		4,5	V/ms

Uwagi:	1.	Wartości są tylko orientacyjne.
	2.	Próg uwalniania mikrokontrolera z resetu, gdy napięcie rośnie.
	3.	Napięcie progu resetu przy włączaniu (opadające) nie zadziała, dopóki napięcie nie spadnie poniżej V_POT.

Rozszerzony reset przy włączaniu

Ta implementacja resetu przy włączaniu zasilania istniała we wczesnych wersjach mikrokontrolera ATmega640/1280/1281/2560/2561. Poniższa tabela opisuje parametry tego resetu i dotyczy tylko następujących mikrokontrolerów:

ATmega640: korekta B i nowsza
ATmega1280: korekta B i nowsza
ATmega1281: korekta B i nowsza
ATmega2560: korekta F i nowsza
ATmega2561: kortekta F i nowsza

Parametry rozszerzonego resetu przy włączaniu napięcia. T_A = -40°C do +85°C

Symbol	Parametr	Min.⁽¹⁾	Typ.⁽¹⁾	Max.⁽¹⁾	Jednostki
V_POT	Napięcie progowe resetu przy włączaniu (narastające)⁽²⁾	0,7	1,0	1,4	V
V_POT	Napięcie progowe resetu przy włączaniu (opadające)⁽³⁾	0,05	0,9	1,3	V
V_PSR	Szybkość narastania/opadania napięcia przy włączaniu	0,01		4,5	V/ms

Uwagi:	1.	Wartości są tylko orientacyjne.
	2.	Próg uwalniania mikrokontrolera z resetu, gdy napięcie rośnie.
	3.	Napięcie progu resetu przy włączaniu (opadające) nie zadziała, dopóki napięcie nie spadnie poniżej V_POT.

Kodowanie bitów bezpiecznikowych BODLEVEL⁽¹⁾

Bity bezpiecznikowe BODLEVEL 2:0	Min.V_BOT	Typ.V_BOT	Max.V_BOT	Jednostki
111	BOD wyłączone
110	1,7	1,8	2,0	V
101	2,5	2,7	2,9
100	4,1	4,3	4,5
011	Zarezerwowane
010
001
000

Uwagi:

1.

Dla niektórych mikrokontrolerów V_BOT może być poniżej znamionowego minimalnego napięcia pracy. W takich przypadkach są one testowane w czasie produkcji w dół do V_CC = V_BOT. Gwarantuje to, iż reset od spadku napięcia wystąpi, zanim V_CC spadnie do napięcia, gdy nie można już zapewnić poprawnej pracy mikrokontrolera. Testy są wykonywane przy użyciu BODLEVEL = 110 dla częstotliwości pracy 4MHz mikrokontrolerów ATmega640V/1280V/1281V/2560V/2561V, BODLEVEL = 101 dla pracy przy 8MHz mikrokontrolerów ATmega640V/1280V/1281V/2560V/2561V i ATmega640/1280/1281, oraz BODLEVEL = 100 dla pracy przy16MHz mikrokontrolerów ATmega640/1280/1281/2560/2561.

Na początek: podrozdziału strony

Poniższa tabelka opisuje wymogi dla urządzeń podłączanych to 2-przewodowej magistrali szeregowej. Interfejs TWI w ATmega640/1280/1281/2560/2561 spełnia lub wykracza poza te wymagania przy opisanych warunkach.

Symbol	Parametr	Warunek	Min.	Max.	Jednostki
V_IL	Napięcie wejściowe dla stanu niskiego		-0,5	0,3V_CC	V
V_IH	Napięcie wejściowe dla stanu wysokiego		0,7V_CC	V_CC + 0,5
V_hys⁽¹⁾	Napięcie histerezy wejść Schmitta		0,05V_CC⁽²⁾	–
V_OL⁽¹⁾	Napięcie wyjściowe w stanie niskim	Prąd pochłaniany 3mA	0	0,4
t_r⁽¹⁾	Czas narastania dla obu linii SDA i SCL		20 + 0,1C_b⁽³⁾⁽²⁾	300	ns
t_of⁽¹⁾	Czas opadania wyjścia z V_IHmin na V_ILmax	10pF < C_b < 400pF⁽³⁾	20 + 0,1C_b⁽³⁾⁽²⁾	250
t_SP⁽¹⁾	Zakłócenia impulsowe wytłumianie przez filtr wejściowy		0	50⁽²⁾
I_i	Prąd wejściowy każdej końcówki we/wy	0,1V_CC < V_i < 0,9V_CC	-10	10	μA
C_i⁽¹⁾	Pojemność każdej końcówki we/wy		–	10	pF
f_SCL	Częstotliwość zegarowa SCL	f_CK⁽⁴⁾ > max(16f_SCL, 250kHz)⁽⁵⁾	0	400	kHz
R_P	Wartość opornika podciągającego	f_SCL ≤ 100kHz			Ω
R_P	Wartość opornika podciągającego	f_SCL > 100kHz			Ω
t_HD;STA	Czas utrzymania stanu START (powtarzanego)	f_SCL ≤ 100kHz	4,0	–	μs
t_HD;STA	Czas utrzymania stanu START (powtarzanego)	f_SCL > 100kHz	0,6	–
t_LOW	Czas okresu niskiego zegara SCL	f_SCL ≤ 100kHz⁽⁶⁾	4,7	–
t_LOW	Czas okresu niskiego zegara SCL	f_SCL > 100kHz⁽⁷⁾	1,3	–
t_HIGH	Czas okresu wysokiego zegara SCL	f_SCL ≤ 100kHz	4,0	–
t_HIGH	Czas okresu wysokiego zegara SCL	f_SCL > 100kHz	0,6	–
t_SU;STA	Czas ustawiania stanu REPEATED START	f_SCL ≤ 100kHz	4,7	–
t_SU;STA	Czas ustawiania stanu REPEATED START	f_SCL > 100kHz	0,6	–
t_HD;DAT	Czas utrzymania danych	f_SCL ≤ 100kHz	0	3,45
t_HD;DAT	Czas utrzymania danych	f_SCL > 100kHz	0	0,9
t_SU;DAT	Czas ustawiania danych	f_SCL ≤ 100kHz	250	–	ns
t_SU;DAT	Czas ustawiania danych	f_SCL > 100kHz	100	–	ns
t_SU;STO	Czas ustawiania stanu STOP	f_SCL ≤ 100kHz	4,0	–	μs
t_SU;STO	Czas ustawiania stanu STOP	f_SCL > 100kHz	0,6	–
t_BUF	Czas niezajętości magistrali pomiędzy stanami STOP a START	f_SCL ≤ 100kHz	4,7	–

Uwagi:	1.	W ATmega640/1280/1281/2560/2561 ten parametr jest określany lecz nie jest na 100% testowany.
	2.	Potrzebne tylko dla f_SCL > 100kHz.
	3.	C_b = pojemność jednej linii magistrali w pF.
	4.	f_CK = częstotliwość zegarowa mikroprocesora.
	5.	To wymaganie dotyczy wszystkich operacji interfejsu TWI w ATmega640/1280/1281/2560/2561. Inne urządzenia podłączone do magistrali TWI muszą jedynie spełniać ogólne wymaganie f_SCL.
	6.	Rzeczywisty okres stanu niskiego generowany przez 2-przewodowy interfejs szeregowy w ATmega640/1280/1281/2560/2561 wynosi (1/f_SCL - 2/f_CK), stąd f_CK musi być wyższe od 6MHz, aby wymagania czasowe stanu niskiego były ściśle spełnione przy f_SCL = 100kHz.
	7.	Rzeczywisty okres stanu niskiego generowany przez 2-przewodowy interfejs szeregowy w ATmega640/1280/1281/2560/2561 wynosi (1/f_SCL - 2/f_CK), stąd wymagania czasowe stanu niskiego nie będą ściśle spełnione przy f_SCL > 308kHz, gdy f_CK = 8MHz. Jednakże mikrokontrolery ATmega640/ 1280/1281/2560/2561 podłączone do magistrali mogą komunikować się z pełną szybkością (400kHz) z innymi mikrokontrolerami ATmega640/1280/1281/2560/2561, jak również z każdym innym urządzeniem posiadającym odpowiedni margines akceptacji t_LOW.

Czasy na magistrali TWI

Na początek: podrozdziału strony

Parametry czasowe SPI

	Opis	Tryb	Min.	Typ.	Max.	Jednostka
1.	Okres SCK	Master		Zobacz do tabelki powyżej		ns
2.	Okres wysoki/niski SCK	Master		50% wypełnienia
3.	Czas narastania/opadania	Master		3,6
4.	Czas przygotowania	Master		10
5.	Czas utrzymania	Master		10
6.	Wyjście do SCK	Master		0,5t_SCK
7.	SCK do wyjścia	Master		10
8.	SCK do stanu wysokiego na wyjściu	Master		10
9.	Stan niski SS do wyjścia	Slave		15
10.	Okres SCK	Slave	4t_SCK
11.	Okres wysoki/niski SCK⁽¹⁾	Slave	2t_SCK
12.	Czas narastania/opadania	Slave			1600
13.	Czas przygotowania	Slave	10
14.	Czas utrzymania	Slave	t_SCK
15.	SCK do wyjścia	Slave		15
16.	SCK do stanu wysokiego SS	Slave	20
17.	Stan wysoki SS do stanu wysokiej impedancji	Slave		10
18.	Stan niski SS do SCK	Slave	20

Uwaga:

1.

W trybie programowania SPI minimalny okres niski/wysoki SCK wynosi:
- 2t_CLCL dla f_CK < 12MHz
- 3t_CLCL dla f_CK > 12MHz

Wymagania czasowe SPI w trybie Master

Wymagania czasowe SPI w trybie Slave

Na początek: podrozdziału strony

XXXParametry przetwornika A/C, kanały nieróżnicowe, T_A = -40°C to 85°C

Symbol	Parametr	Warunki	Min.⁽¹⁾	Typ.⁽¹⁾	Max.⁽¹⁾	Jednostki
	Rozdzielczość	Konwersja nieróżnicowa		10		Bity
	Dokładność bezwzględna (łącznie ze wszystkimi błędami przetwarzania)	Konwersja nieróżnicowa V_REF = 4V, V_CC = 4V, Zegar przetwornika = 200 kHz		2,25	2,5	LSB
		Konwersja nieróżnicowa V_REF = 4V, V_CC = 4V, Zegar przetwornika = 1MHz		3
		Konwersja nieróżnicowa V_REF = 4V, V_CC = 4V, Zegar przetwornika = 200 kHz Tryb zmniejszania zakłóceń		2
		V_REF = 4V, V_CC = 4V, Zegar przetwornika = 1MHz Tryb zmniejszania zakłóceń		3
	Nieliniowość całkowa (INL, po kalibracji wzmocnienia i niezrównoważenia)	Konwersja nieróżnicowa V_REF = 4V, V_CC = 4V, Zegar przetwornika = 200 kHz		1,25
	Nieliniowość różniczkowa (DNL)	Konwersja nieróżnicowa V_REF = 4V, V_CC = 4V, Zegar przetwornika = 200 kHz		0,5
	Błąd wzmocnienia	V_REF = 4V, V_CC = 4V, Zegar przetwornika = 200 kHz		2
	Błąd niezrównoważenia	V_REF = 4V, V_CC = 4V, Zegar przetwornika = 200 kHz		-2
	Czas przetwarzania	Tryb pracy ciągłej	13		260	μs
	Częstotliwość zegarowa	Konwersja nieróżnicowa	50		1000	kHz
AV_CC	Analogowe napięcie zasilania		V_CC - 0,3		V_CC + 0,3	V
V_REF	Napięcie odniesienia		1,0		AV_CC
V_IN	Napięcie wejściowe		GND		V_REF
	Szerokość pasma			38,5		kHz
V_INT1	Wewnętrzne napięcie odniesienia	1,1V	1,0	1,1	1,2	V
V_INT1	Wewnętrzne napięcie odniesienia	2,56V	2,4	2,56	2,8	V
R_REF	Oporność wejścia odniesienia			32		kΩ
R_AIN	Oporność wejścia analogowego			100		MΩ

Uwaga:

1.

Wartości są jedynie orientacyjne

Parametry przetwornika A/C, kanały różnicowe, T_A = -40°C to 85°C

Symbol	Parametr	Warunki	Min.⁽¹⁾	Typ.⁽¹⁾	Max.⁽¹⁾	Jednostki
	Rozdzielczość	Wzmocnienie = 1x		8		Bity
		Wzmocnienie = 10x		8
		Wzmocnienie = 200x		7
	Dokładność bezwzględna (łącznie ze wszystkimi błędami przetwarzania)	Wzmocnienie = 1x V_REF = 4V, V_CC = 5V, Zegar przetwornika = 50...200 kHz		18		LSB
		Wzmocnienie = 10x V_REF = 4V, V_CC = 5V, Zegar przetwornika = 50...200 kHz		17
		Wzmocnienie = 200x V_REF = 4V, V_CC = 5V, Zegar przetwornika = 50...200 kHz		9
	Nieliniowość całkowa (INL)	Wzmocnienie = 1x V_REF = 4V, V_CC = 5V, Zegar przetwornika = 50...200 kHz		2,5
		Wzmocnienie = 10x V_REF = 4V, V_CC = 5V, Zegar przetwornika = 50...200 kHz		5
		Wzmocnienie = 200x V_REF = 4V, V_CC = 5V, Zegar przetwornika = 50...200 kHz		9
	Nieliniowość różnicowa (DNL)	Wzmocnienie = 1x V_REF = 4V, V_CC = 5V, Zegar przetwornika = 50...200 kHz		0,75
		Wzmocnienie = 10x V_REF = 4V, V_CC = 5V, Zegar przetwornika = 50...200 kHz		1,5
		Wzmocnienie = 200x V_REF = 4V, V_CC = 5V, Zegar przetwornika = 50...200 kHz		10
	Błąd niezrównoważenia	Wzmocnienie = 1x V_REF = 4V, V_CC = 5V, Zegar przetwornika = 50...200 kHz		2
		Wzmocnienie = 10x V_REF = 4V, V_CC = 5V, Zegar przetwornika = 50...200 kHz		2
		Wzmocnienie = 200x V_REF = 4V, V_CC = 5V, Zegar przetwornika = 50...200 kHz		3
	Błąd wzmocnienia	Wzmocnienie = 1x		1,7		%
		Wzmocnienie = 10x		1,7
		Wzmocnienie = 200x		0,5
	Częstotliwość zegarowa		50		200	kHz
	Czas przetwarzania		65		260	μs
AV_CC	Analogowe napięcie zasilania		V_CC - 0,3		V_CC + 0,3	V
V_REF	Napięcie odniesienia		2,7		AV_CC-0,5
V_IN	Napięcie wejściowe		GND		V_CC
V_DIFF	Różnicowe napięcie wejściowe		-V_REF/wzmocnienie		V_REF/wzmocnienie
	Wynik konwersji w przetworniku A/C		-511		511	LSB
	Szerokość pasma			4		kHz
V_INT	Wewnętrzne napięcie odniesienia		2,3	2,56	2,8	V
R_REF	Oporność wejścia odniesienia			32		kΩ
R_AIN	Oporność wejścia analogowego			100		MΩ

Uwaga:

1.

Wartości są jedynie orientacyjne

Na początek: podrozdziału strony

Parametry pamięci zewnętrznej, 4,5 ... 5,5 V, bez taktów oczekiwania

	Symbol	Parametr	Oscylator 8MHz		Oscylator zmienny		Jednostki
	Symbol	Parametr	Min	Max	Min	Max	Jednostki
0	1/t_CLCL	Częstotliwość oscylatora			0,0	16	MHz
1	t_LHLL	Szerokość impulsu ALE	115		1,0t_CLCL-10		ns
2	t_AVLL	Ważność adresu przed stanem niskim ALE	57,5		0,5t_CLCL-5⁽¹⁾
3a	t_{LLAX_ST}	Czas podtrzymania adresu po przejściu ALE w stan niski, dostęp zapisu	5		5
3b	t_{LLAX_LD}	Czas podtrzymania adresu po przejściu ALE w stan niski, dostęp odczytu	5		5
4	t_AVLLC	Ważność adresu przed ALE w stanie niskim	57,5		0,5t_CLCL-5⁽¹⁾
5	t_AVRL	Ważność adresu przed RD w stanie niskim	115		1,0t_CLCL-10
6	t_AVWL	Ważność adresu przed WR w stanie niskim	115		1,0t_CLCL-10
7	t_LLWL	Stan niski ALE przed stanem niskim WR	47,5	67,5	0,5t_CLCL-15⁽²⁾	0,5t_CLCL+5⁽²⁾
8	t_LLRL	Stan niski ALE przed stanem niskim RD	47,5	67,5	0,5t_CLCL-15⁽²⁾	0,5t_CLCL+5⁽²⁾
9	t_DVRH	Ważność danych przed stanem wysokim RD	40		40
10	t_RLDV	Ważność danych po stanie niskim RD		75		1,0t_CLCL-50
11	t_RHDX	Podtrzymanie danych po stanie wysokim RD	0		0
12	t_RLRH	Szerokość impulsu RD	115		1,0t_CLCL-10
13	t_DVWL	Ustawienie danych przed stanem niskim WR	42,5		0,5t_CLCL-20⁽¹⁾
14	t_WHDX	Utrzymanie danych po stanie wysokim WR	115		1,0t_CLCL-10
15	t_DVWH	Ważność danych przed stanem wysokim WR	125		1,0t_CLCL
16	t_WLWH	Szerokość impulsu WR	115		1,0t_CLCL-10

Uwagi:	1.	To zakłada wypełnienie 50% przebiegu zegara. Połowa okresu jest właściwie czasem stanu wysokiego przebiegu zegara zewnętrznego XTAL1.
	2.	To zakłada wypełnienie 50% przebiegu zegara. Połowa okresu jest właściwie czasem stanu niskiego przebiegu zegara zewnętrznego XTAL1.

Parametry pamięci zewnętrznej, 4,5 ... 5,5 V, 1 takt oczekiwania

	Symbol	Parametr	Oscylator 8MHz		Oscylator zmienny		Jednostki
	Symbol	Parametr	Min	Max	Min	Max	Jednostki
0	1/t_CLCL	Częstotliwość oscylatora			0,0	16	MHz
10	t_RLDV	Ważność danych po stanie niskim RD		200		2,0t_CLCL-50	ns
12	t_RLRH	Szerokość impulsu RD	240		2,0t_CLCL-10
15	t_DVWH	Ważność danych przed stanem wysokim WR	240		2,0t_CLCL
16	t_WLWH	Szerokość impulsu WR	240		2,0t_CLCL-10

Parametry pamięci zewnętrznej, 4,5 ... 5,5 V, SRWn1 = 1, SRWn0 = 0

	Symbol	Parametr	Oscylator 8MHz		Oscylator zmienny		Jednostki
	Symbol	Parametr	Min	Max	Min	Max	Jednostki
0	1/t_CLCL	Częstotliwość oscylatora			0,0	16	MHz
10	t_RLDV	Ważność danych po stanie niskim RD		325		3,0t_CLCL-50	ns
12	t_RLRH	Szerokość impulsu RD	365		3,0t_CLCL-10
15	t_DVWH	Ważność danych przed stanem wysokim WR	375		3,0t_CLCL
16	t_WLWH	Szerokość impulsu WR	365		3,0t_CLCL-10

Parametry pamięci zewnętrznej, 4,5 ... 5,5 V, SRWn1 = 1, SRWn0 = 1

	Symbol	Parametr	Oscylator 8MHz		Oscylator zmienny		Jednostki
	Symbol	Parametr	Min	Max	Min	Max	Jednostki
0	1/t_CLCL	Częstotliwość oscylatora			0,0	16	MHz
10	t_RLDV	Ważność danych po stanie niskim RD		325		3,0t_CLCL-50	ns
12	t_RLRH	Szerokość impulsu RD	365		3,0t_CLCL-10
14	t_WHDX	Utrzymanie danych po stanie wysokim WR	240		2,0t_CLCL-10
15	t_DVWH	Ważność danych przed stanem wysokim WR	375		3,0t_CLCL
16	t_WLWH	Szerokość impulsu WR	365		3,0t_CLCL-10

Parametry pamięci zewnętrznej, 2,7 ... 5,5 V, bez taktów oczekiwania

	Symbol	Parametr	Oscylator 8MHz		Oscylator zmienny		Jednostki
	Symbol	Parametr	Min	Max	Min	Max	Jednostki
0	1/t_CLCL	Częstotliwość oscylatora			0,0	8	MHz
1	t_LHLL	Szerokość impulsu ALE	235		1,0t_CLCL-15		ns
2	t_AVLL	Ważność adresu przed stanem niskim ALE	115		0,5t_CLCL-10⁽¹⁾
3a	t_{LLAX_ST}	Czas podtrzymania adresu po przejściu ALE w stan niski, dostęp zapisu	5		5
3b	t_{LLAX_LD}	Czas podtrzymania adresu po przejściu ALE w stan niski, dostęp odczytu	5		5
4	t_AVLLC	Ważność adresu przed ALE w stanie niskim	115		0,5t_CLCL-10⁽¹⁾
5	t_AVRL	Ważność adresu przed RD w stanie niskim	235		1,0t_CLCL-15
6	t_AVWL	Ważność adresu przed WR w stanie niskim	235		1,0t_CLCL-15
7	t_LLWL	Stan niski ALE przed stanem niskim WR	115	130	0,5t_CLCL-10⁽²⁾	0,5t_CLCL+5⁽²⁾
8	t_LLRL	Stan niski ALE przed stanem niskim RD	115	130	0,5t_CLCL-10⁽²⁾	0,5t_CLCL+5⁽²⁾
9	t_DVRH	Ważność danych przed stanem wysokim RD	45		45
10	t_RLDV	Ważność danych po stanie niskim RD		190		1,0t_CLCL-60
11	t_RHDX	Podtrzymanie danych po stanie wysokim RD	0		0
12	t_RLRH	Szerokość impulsu RD	235		1,0t_CLCL-15
13	t_DVWL	Ustawienie danych przed stanem niskim WR	105		0,5t_CLCL-20⁽¹⁾
14	t_WHDX	Utrzymanie danych po stanie wysokim WR	235		1,0t_CLCL-15
15	t_DVWH	Ważność danych przed stanem wysokim WR	230		1,0t_CLCL
16	t_WLWH	Szerokość impulsu WR	235		1,0t_CLCL-15

Uwagi:	1.	To zakłada wypełnienie 50% przebiegu zegara. Połowa okresu jest właściwie czasem stanu wysokiego przebiegu zegara zewnętrznego XTAL1.
	2.	To zakłada wypełnienie 50% przebiegu zegara. Połowa okresu jest właściwie czasem stanu niskiego przebiegu zegara zewnętrznego XTAL1.

Parametry pamięci zewnętrznej, 2,7 ... 5,5 V, SRWn1 = 0, SRWn0 = 1

	Symbol	Parametr	Oscylator 8MHz		Oscylator zmienny		Jednostki
	Symbol	Parametr	Min	Max	Min	Max	Jednostki
0	1/t_CLCL	Częstotliwość oscylatora			0,0	8	MHz
10	t_RLDV	Ważność danych po stanie niskim RD		440		2,0t_CLCL-60	ns
12	t_RLRH	Szerokość impulsu RD	485		2,0t_CLCL-15
15	t_DVWH	Ważność danych przed stanem wysokim WR	500		2,0t_CLCL
16	t_WLWH	Szerokość impulsu WR	485		2,0t_CLCL-15

Parametry pamięci zewnętrznej, 2,7 ... 5,5 V, SRWn1 = 1, SRWn0 = 0

	Symbol	Parametr	Oscylator 8MHz		Oscylator zmienny		Jednostki
	Symbol	Parametr	Min	Max	Min	Max	Jednostki
0	1/t_CLCL	Częstotliwość oscylatora			0,0	8	MHz
10	t_RLDV	Ważność danych po stanie niskim RD		690		3,0t_CLCL-60	ns
12	t_RLRH	Szerokość impulsu RD	735		3,0t_CLCL-15
15	t_DVWH	Ważność danych przed stanem wysokim WR	750		3,0t_CLCL
16	t_WLWH	Szerokość impulsu WR	735		3,0t_CLCL-15

Parametry pamięci zewnętrznej, 2,7 ... 5,5 V, SRWn1 = 1, SRWn0 = 1

	Symbol	Parametr	Oscylator 8MHz		Oscylator zmienny		Jednostki
	Symbol	Parametr	Min	Max	Min	Max	Jednostki
0	1/t_CLCL	Częstotliwość oscylatora			0,0	8	MHz
10	t_RLDV	Ważność danych po stanie niskim RD		690		3,0t_CLCL-60	ns
12	t_RLRH	Szerokość impulsu RD	735		3,0t_CLCL-15
14	t_WHDX	Utrzymanie danych po stanie wysokim WR	485		2,0t_CLCL-15
15	t_DVWH	Ważność danych przed stanem wysokim WR	750		3,0t_CLCL
16	t_WLWH	Szerokość impulsu WR	735		3,0t_CLCL-15