Mikrokontrolery

W rozdziale pojawiają się terminy angielskie Input Capture oraz Output Compare. Nie tłumaczyłem ich, ponieważ w języku polskim brak jest dobrych odpowiedników.

Termin Input Capture oznacza reakcję na zdarzenia, które mogą się pojawić w trakcie pracy mikrokontrolera. Reakcja ta polega na zapisaniu czasu wystąpienia tego zdarzenia, czyli na Rejestracji Czasu Zdarzenia Wejściowego. Odbywa się to w ten sposób, iż w momencie wykrycia zdarzenia (np. zmiany poziomu sygnału na określonej końcówce mikrokontrolera) następuje zapamiętanie w osobnym rejestrze stanu timera/licznika (stąd słowo Capture, które po angielsku oznacza "przechwycenie" lub "zarejestrowanie"). Stan ten jest znacznikiem czasu (ang. time-stamp), w którym wystąpiło zdarzenie i może być w różny sposób wykorzystywany w aplikacji.

Termin Output Compare odnosi się do zmiany stanu wybranej końcówki, jeśli wewnętrzny licznik odmierzy odpowiedni czas. Odbywa się to w ten sposób, iż stan licznika jest porównywany z rejestrem przechowującym znacznik czasu. Gdy licznik osiągnie wartość znacznika czasu, występuje zgodność porównania (ang. Compare Match) i w tym momencie mikrokontroler może wykonać różne operacje, np. zmienić stan logiczny określonej końcówki. Pozwala to generować różne przebiegi czasowe.

Wszystkie porty AVR posiadają możliwość pracy jako wejście lub wyjście danych, gdy używa się ich jako ogólne, cyfrowe porty wejścia/wyjścia. Oznacza to, iż kierunek pracy jednego portu (wejście lub wyjście) można zmieniać bez ryzyka niezamierzonej zmiany kierunku innych portów za pomocą instrukcji SBI i CBI. To samo dotyczy stanów wyjściowych (jeśli dany port pracuje jako wyjście) lub włączania/wyłączania oporników podciągających (ang. pull-up resistors). Każdy z buforów wyjściowych posiada symetryczne Parametry obciążenia z możliwością pochłaniania lub wyprowadzania prądu. Porty posiadają wystarczającą obciążalność do sterowania bezpośrednio wyświetlaczami LED. Wszystkie porty posiadają indywidualnie wybierane oporniki podciągające o oporności niezależnej od napięcia zasilającego. Wszystkie końcówki we/wy posiadają diody zabezpieczające zarówno do V_CC jak i do masy, co zaznaczono na rysunku poniżej. Kompletną listę parametrów znajdziesz w rozdziale "Parametry Typowe ".

Wszystkie rejestry i odwołania do bitów w tym rozdziale są zapisane w sposób ogólny. Mała litera “x” reprezentuje literową nazwę portu, a mała litera "n" reprezentuje numer bitu. Jednakże, gdy stosuje się definicje rejestru lub bitu w programie, należy stosować precyzyjną postać nazwy. Na przykład PORTB3 dla bitu nr 3 w porcie B, tutaj ogólnie zapisanego jako PORTxn. Fizyczne rejestry we/wy i pozycje ich bitów opisane są dalej w tym rozdziale.

Dla każdego portu przydzielone są trzy adresy w pamięci we/wy, po jednym dla rejestru danych – PORTx (ang. Data Register), dla rejestru kierunku danych – DDRx (ang. Data Direction Register)   i dla rejestru portu wejściowego – PINx (ang. Port Input Pins). Rejestr portu wejściowego znajduje się w komórce pamięci we/wy, której zawartość można tylko odczytywać, natomiast pozostałe komórki portów danych i można odczytywać i zapisywać. Dodatkowo bit wyłączania oporników podciągających PUD (ang. Pull-up Disable) w rejestrze MCUCR po ustawieniu na jeden wyłącza funkcję podciągania dla wszystkich końcówek we wszystkich portach.

Użycie portu we/wy jako ogólnego portu cyfrowego opisane jest w następnym podrozdziale. Większość końcówek portów jest multipleksowana z alternatywnymi funkcjami mikrokontrolera, co opisano w podrozdziale "Alternatywne funkcje Portu". Opis tych funkcji znajdziesz w dalszych rozdziałach.

Zauważ, iż włączenie alternatywnej funkcji na niektórych wyprowadzeniach portu nie wpływa na używanie innych wyprowadzeń w porcie jako ogólnego cyfrowego we/wy.

Porty są dwukierunkowymi portami we/wy z opcjonalnymi, wewnętrznymi opornikami podciągającymi. Poniższy rysunek pokazuje funkcjonalny opis jednej z końcówek portu we/wy, tutaj ogólnie zwanej Pxn:

Uwaga: 1. WRx, WPx, WDx, RRx, RPx, i RDx są wspólne dla wszystkich końcówek w obrębie tego samego portu. clk_I/O, SLEEP i PUD są wspólne dla wszystkich portów.

---

Konfigurowanie końcówki

Każda końcówka portu składa się z trzech bitów rejestrowych: DDxn, PORTxn i PINxn. Jak pokazano w podrozdziale "Opis rejestrów" bity DDxn są dostępne pod adresem we/wy DDRx, bity PORTxn pod adresem we/wy PORTx, a bity PINxn pod adresem we/wy PINx.

Bit DDxn w rejestrze DDRx wybiera kierunek pracy tej końcówki. Jeśli w DDxn jest zapisany stan logiczny 1, to Pxn zostaje skonfigurowane jako wyjście. Jeśli DDxn jest wyzerowane,, Pxn jest skonfigurowane jako końcówka wejścia.

Jeśli w PORTxn zostanie zapisany stan logiczny 1, gdy ta końcówka pracuje jako wejście, to uaktywniony będzie opornik podciągający. Aby wyłączyć opornik podciągający, należy wpisać do PORTxn zero lub skonfigurować tę końcówkę jako końcówkę wyjścia. Gdy warunek resetu staje się aktywny, końcówki portu przechodzą w stan wysokiej rezystancji, nawet jeśli nie pracuje żaden zegar.

Jeśli w PORTxn zostanie zapisany stan logiczny 1, gdy końcówka ta jest skonfigurowana jako końcówka wyjścia, to zostaje ona wysterowana w stan wysoki 1. Jeśli do PORTxn zostanie wpisane zero logiczne, gdy końcówka pracuje jako wyjście, to zostanie ona wysterowana w stan niski 0.

Zmiana stanu końcówki portu

Zapis logicznej jedynki do PINxn powoduje zmianę stanu PORTxn na przeciwny (z 1 na 0 lub z 0 na 1) niezależnie od wartości DDRxn.
Zauważ, iż do zmiany stanu na przeciwny pojedynczego bitu w porcie może zostać użyta instrukcja SBI.

Przełączanie pomiędzy trybami pracy wejścia i wyjścia

Gdy występuje przełączenie pomiędzy stanem wysokiej impedancji ({DDxn, PORTxn} = 0b00) a wyjściem w stanie wysokim 1 ({DDxn, PORTxn} = 0b11), musi pojawić się stan pośredni albo z włączonym opornikiem podciągającym ({DDxn, PORTxn} = 0b01), albo z wyjściem w stanie niskim ({DDxn, PORTxn} = 0b10). Zwykle stan z włączonym opornikiem podciągającym jest w pełni akceptowalny, ponieważ środowisko z wysoką impedancją nie zauważy różnicy pomiędzy mocnym wysterowaniem w stan wysoki a podciągnięciem za pomocą opornika. Jeśli tak nie jest, to można ustawić bit PUD w rejestrze MCUCR w celu wyłączenia oporników podciągających we wszystkich portach.

Przełączenie pomiędzy wejściem z podciąganiem oraz wyjściem w stanie niskim daje ten sam problem. Użytkownik musi użyć albo stanu wysokiej impedancji ({DDxn, PORTxn} = 0b00), albo wysokiego stanu wyjściowego ({DDxn, PORTxn} = 0b10) w kroku pośrednim. Poniższa tabela podsumowuje sygnały sterujące dla wartości sygnału na końcówce portu:

Odczyt wartości końcówki

Niezależnie od ustawienia bitu kierunku danych DDxn końcówka portu może być odczytywana poprzez bit rejestrowy PINxn. Jak pokazano na schemacie z początku podrozdziału bit rejestrowy PINxn i poprzedzający go przerzutnik latch tworzą synchronizator. Jest on potrzebny, aby uniknąć metastabilności, jeśli fizyczna końcówka zmienia wartość w pobliżu zbocza wewnętrznego zegar, lecz wprowadza on również pewne opóźnienie.

Poniższy rysunek pokazuje wykres czasowy synchronizacji, gdy odczytywany jest stan logiczny przykładany zewnętrznie do końcówki portu. Maksymalne i minimalne czasy opóźnień propagacyjnych są oznaczone odpowiednio jako t_pd,max i t_pd,min.

Rozważmy sytuację, gdy okres zegarowy rozpoczyna się tuż za pierwszą opadającą krawędzią zegara systemowego. Przerzutnik latch jest zatrzaśnięty przy niskim poziomie sygnału zegarowego, a staje się przezroczysty (na wyjściu pojawia się sygnał z wejścia D), gdy sygnał zegara przyjmuje stan wysoki, co pokazuje na powyższym wykresie zakreskowany na czerwono obszar. Gdy sygnał zegara wróci do stanu niskiego, wartość sygnału z wejścia zostaje zatrzaśnięta w przerzutniku latch. Przy następnej krawędzi narastającej zegara stan wyjścia Q przerzutnika latch zostaje przepisany do bitu rejestru PINxn. Jak pokazują czasy t_pd,max i t_pd,min, przejście sygnału z końcówki do bitu portu PINxn będzie opóźnione o czas pomiędzy ½ a 1½ okresu zegara systemu.

Gdy odczytywana jest wartość końcówki portu ustawiona programowo, należy wstawić instrukcję NOP, jak pokazano na poniższym wykresie. Instrukcja OUT ustawia przerzutnik latch przy dodatniej krawędzi zegara (przejście z 0 na 1). W tym przypadku opóźnienie t_pd wprowadzane przez synchronizator wynosi jeden okres zegara systemowego.

Poniższy przykład kodu pokazuje, jak ustawić końcówki portu B 0 i 1 w stan wysoki, 2 i 3 w stan niski, i zdefiniować końcówki od 4 do 7 jako wejścia z opornikiem podciągającym podpiętym do końcówek 6 i 7. Końcówki są odczytywane z powrotem, lecz jak przedyskutowano poprzednio, została wstawiona instrukcja NOP, aby móc odczytać wartość poprzednio przypisaną do niektórych z końcówek.

Przykład w kodzie maszynowym(1)

... ; Zdefiniuj podciąganie i ustaw wyjścia w stan wysoki ; Zdefiniuj kierunki dla końcówek portu ldi r16,(1<<PB7)|(1<<PB6)|(1<<PB1)|(1<<PB0) ldi r17,(1<<DDB3)|(1<<DDB2)|(1<<DDB1)|(1<<DDB0) out PORTB,r16 out DDRB,r17 ; Wstaw NOP dla synchronizacji nop ; Odczytaj końcówki portu in r16,PINB ...

Przykład w języku C

unsigned char i; ... /* Zdefiniuj podciąganie i ustaw wyjścia w stan wysoki */ /* Zdefiniuj kierunki dla końcówek portu */ PORTB = (1<<PB7)|(1<<PB6)|(1<<PB1)|(1<<PB0); DDRB = (1<<DDB3)|(1<<DDB2)|(1<<DDB1)|(1<<DDB0); /* Wstaw NOP dla synchronizacji */ __no_operation(); /* Odczytaj końcówki portu */ i = PINB; ...

Uwaga:

1.

W programie asemblerowym używane są dwa rejestry tymczasowe w celu zminimalizowania czasu użycia oporników podciągających na końcówkach 0, 1 i 6 i 7, aż zostaną właściwie ustawione bity kierunku, definiując bity 2 i 3 jako stan niski oraz redefiniując bity 0 i 1 jako mocno wysterowane w stan wysoki.

Uaktywnienienie wejścia cyfrowego a tryby uśpienia

Jak pokazano na schemacie z początku rozdziału, wejściowy sygnał cyfrowy może zostać zwarty do masy przed wejściem bramki Schmitta:

Sygnał oznaczony na tym rysunku jako SLEEP jest ustawiany przez sterownik usypiania mikrokontrolera w trybie wyłączania napięcia oraz w trybie gotowości, aby uniknąć wysokiego poboru energii, jeśli jakieś sygnały wejściowe pozostawiono w stanie pośrednim np. w pobliżu wartości V_CC/2. Sygnał SLEEP zostaje anulowany dla końcówek portu aktywowanych jako końcówki przerwań zewnętrznych. Jeśli żądanie przerwania zewnętrznego nie jest włączone, to sygnał SLEEP jest aktywny również dla tych końcówek.

Sygnał SLEEP jest również anulowany przez różne inne funkcje alternatywne, jak opisano w kolejnym podrozdziale.

Jeśli wysoki stan logiczny utrzymuje się na końcówce asynchronicznego przerwania zewnętrznego skonfigurowanej jako "przerwanie przy narastającym zboczu, opadającym zboczu lub zmianie stanu końcówki", gdy przerwanie zewnętrzne nie jest uaktywnione, to odpowiadający tej końcówce znacznik przerwania zewnętrznego zostanie ustawiony, gdy mikrokontroler wybudzi się z powyżej wspomnianego trybu uśpienia, ponieważ zwarcie do masy w tych trybach uśpienia powoduje zmianę stanu logicznego.

Niepodłączone końcówki

Jeśli niektóre końcówki są nieużywane, to zaleca się, aby te końcówki posiadały zdefiniowany poziom. Nawet jeśli większość wejść cyfrowych jest wyłączona w głębokich trybach uśpienia, jak opisano powyżej, niepodłączonych wejść należy unikać, aby zmniejszyć pobór prądu we wszystkich innych trybach, gdzie cyfrowe wejścia są włączone (reset, tryb aktywny i tryb bezczynności).

Najprostszą metodą zapewnienia zdefiniowanego poziomu nieużywanej końcówki jest włączenie wewnętrznych oporników podciągających. W tym wypadku opornik podciągający będzie wyłączony podczas resetu. Jeśli niski pobór prądu podczas resetu jest ważny, to zaleca się użycie zewnętrznych oporników podciągających w górę lub w dół (dołączonych do Vcc lub do GND). Nie jest zalecane bezpośrednie podłączanie nieużywanych końcówek do Vcc lub do GND, ponieważ może to spowodować pobór nadmiernego prądu, jeśli końcówka zostanie przypadkowo skonfigurowana jako wyjście.

Większość końcówek portów posiada funkcje alternatywne oprócz ogólnego wejścia/wyjścia cyfrowego. Rysunek poniżej pokazuje, jak sygnały sterujące końcówkami portu z uproszczonego rysunku z poprzedniego podrozdziału mogą zostać zastąpione funkcjami alternatywnymi:

Ilustracja na powyższym obrazku służy jako ogólny opis, który odnosi się do wszystkich końcówek portów w rodzinie mikrokontrolerów AVR. Niektóre sygnały anulujące mogą nie występować we wszystkich końcówkach portów.

Poniższa tabela podsumowuje funkcje sygnałów anulujących. Indeksy końcówek i portów z obrazka powyżej nie będą pokazywane w następnych tabelach. Sygnały anulujące są generowane wewnętrznie w modułach posiadających alternatywną funkcję.

Kolejne podrozdziały krótko opisują alternatywne funkcje dla każdego portu oraz łączą sygnały anulujące z tymi funkcjami. Więcej szczegółów znajdziesz w opisie funkcji alternatywnych w dalszych rozdziałach.

---

Alternatywne funkcje portu A

Funkcją alternatywną portu A jest sterowanie pamięcią zewnętrzną. W trybie interfejsu pamięci zewnętrznej (ang. External Memory Interface) na liniach portu A pojawia się naprzemiennie dolny bajt adresu oraz linie danych.

Poniższe tabele odwzorowują funkcje alternatywne portu A w zależności od sygnałów sterujących.

Alternatywne funkcje portu B

Alternatywna konfiguracja końcówek portu B jest następująca:

OC0A/OC1C/PCINT7, Port B, bit 7

OC0A: Wyjście Output Compare Match A: Końcówka PB7 może służyć jako wyjście zewnętrzne funkcji Output Compare A w timerze/liczniku 0. Końcówkę należy skonfigurować jako wyjście (DDB7 ustawione na "jeden"), mogła służyć tej funkcji. Końcówka OC0A jest również wyjściem dla funkcji PWM timera.
OC1C: Wyjście Output Compare Match C: Końcówka PB7 może służyć jako wyjście zewnętrzne funkcji Output Compare C w timerze/liczniku 1. Końcówkę należy skonfigurować jako wyjście (DDB7 ustawione na "jeden"), mogła służyć tej funkcji. Końcówka OC1C jest również wyjściem dla funkcji PWM timera.
PCINT7: Źródło 7 przerwania od zmiany stanu końcówki: Końcówka PB7 może służyć jako źródło przerwania zewnętrznego.

OC1B/PCINT6, Port B, bit 6

OC1B: Wyjście Output Compare Match B: Końcówka PB6 może służyć jako wyjście zewnętrzne funkcji Output Compare B w timerze/liczniku 1. Końcówkę należy skonfigurować jako wyjście (DDB6 ustawione na "jeden"), mogła służyć tej funkcji. Końcówka OC1B jest również wyjściem dla funkcji PWM timera.
PCINT6: Źródło 6 przerwania od zmiany stanu końcówki: Końcówka PB6 może służyć jako źródło przerwania zewnętrznego.

OC1A/PCINT5, Port B, bit 5

OC1A: Wyjście Output Compare Match A: Końcówka PB5 może służyć jako wyjście zewnętrzne funkcji Output Compare A w timerze/liczniku 1. Końcówkę należy skonfigurować jako wyjście (DDB5 ustawione na "jeden"), mogła służyć tej funkcji. Końcówka OC1A jest również wyjściem dla funkcji PWM timera.
PCINT5, Źródło 5 przerwania od zmiany stanu końcówki: Końcówka PB5 może służyć jako źródło przerwania zewnętrznego.

OC2A/PCINT4, Port B, bit 4

OC2A: Wyjście Output Compare Match A: Końcówka PB4 może służyć jako wyjście zewnętrzne funkcji Output Compare A w timerze/liczniku 2. Końcówkę należy skonfigurować jako wyjście (DDB4 ustawione na "jeden"), mogła służyć tej funkcji. Końcówka OC2A jest również wyjściem dla funkcji PWM timera.
PCINT4: Źródło 4 przerwania od zmiany stanu końcówki: Końcówka PB4 może służyć jako źródło przerwania zewnętrznego.

MISO/PCINT3 – Port B, bit 3

MISO: Końcówka wejścia danych dla Master, wyjścia danych dla Slave w kanale SPI. Gdy moduł SPI zostanie włączony jako master (nadrzędny), to końcówka ta staje się wejściem bez względu na ustawienie bitu kierunku DDB3. Gdy moduł SPI pracuje jako slave (podporządkowany), to kierunek danych tej końcówki określany jest bitem DDB3. Gdy końcówka wymuszona została jako wejście, opornik podciągający wciąż jest kontrolowany bitem PORTB3.
PCINT3: Źródło 3 przerwania od zmiany stanu końcówki: Końcówka PB3 może służyć jako źródło przerwania zewnętrznego.

MOSI/PCINT2 – Port B, bit 2

MOSI: Końcówka wyjścia danych dla Master, wejścia danych dla Slave w kanale SPI. Gdy moduł SPI zostanie włączony jako slave (podporządkowany), to końcówka ta staje się wejściem bez względu na ustawienie bitu kierunku DDB2. Gdy moduł SPI pracuje jako master (nadrzędny), to kierunek danych tej końcówki określany jest bitem DDB2. Gdy końcówka wymuszona została jako wejście, opornik podciągający wciąż jest kontrolowany bitem PORTB2.
PCINT2: Źródło 2 przerwania od zmiany stanu końcówki: Końcówka PB2 może służyć jako źródło przerwania zewnętrznego.

SCK/PCINT1 – Port B, Bit 1

SCK: Wyjście zegara Master, wejście zegara dla Slave w kanale SPI. Gdy moduł SPI pracuje jako slave (podporządkowany), końcówka ta jest skonfigurowana jako wejście bez względu na ustawienie bitu DDB1. Gdy SPI pracuje jako master (nadrzędny), kierunek danych tej końcówki kontroluje bit DDB1. Gdy praca końcówki jest wymuszona jako wejście, opornik podciągający wciąż jest kontrolowany przez bit PORTB1.
PCINT1: Źródło 1 przerwania od zmiany stanu końcówki: Końcówka PB1 może służyć jako źródło przerwania zewnętrznego.

SS/PCINT0 – Port B, Bit 0

SS: Wejście wyboru portu Slave. Gdy moduł SPI zostaje włączony w trybie slave  (podporządkowanym), końcówka ta jest skonfigurowana jako wejście bez względu na ustawienie bitu DDB0. Jako slave moduł SPI uaktywnia się, gdy ta końcówka zostaje wysterowana stanem niskim. Gdy SPI pracuje jako master (nadrzędny), kierunek danych końcówki kontroluje bit DDB0. Gdy praca końcówki jest wymuszona jako wejście, opornik podciągający wciąż jest kontrolowany przez bit PORTB0.
PCINT0: Źródło 0 przerwania od zmiany stanu końcówki: Końcówka PB0 może służyć jako źródło przerwania zewnętrznego.

Poniższe tabele odwzorowują funkcje alternatywne portu B w zależności od sygnałów sterujących.

Alternatywne funkcje portu C

Poniższe tabele odwzorowują funkcje alternatywne portu C w zależności od sygnałów sterujących.

Alternatywne funkcje portu D

   

Alternatywna konfiguracja końcówek jest następująca:

T0 – Port D, Bit 7

T0: źródło zegarowe dla timera/licznika 0.

T1 – Port D, Bit 6

T1: źródło zegarowe dla timera/licznika 1.

XCK1 – Port D, Bit 5

XCK1: Zewnętrzny zegar modułu USART 1. Rejestr kierunku danych portu D (bit DDD5) określa, czy zegar jest wyprowadzany na końcówkę (ustawiony bit DDD5), czy wprowadzany z końcówki (bit DDD5 wyzerowany). Końcówka XCK1 jest aktywna tylko wtedy, gdy moduł USART 1 pracuje w trybie synchronicznym.

ICP1 – Port D, Bit 4

ICP1: Końcówka Input Capture 1: Końcówka PD4 może działać jako końcówka Input Capture dla timera/licznika 1.

INT3/TXD1 – Port D, Bit 3

INT3: Źródło 3 przerwania zewnętrznego. Końcówka PD3 może służyć jako źródło przerwania zewnętrznego dla mikrokontrolera.
TXD1: Dane transmitowane (końcówka wyjścia danych dla modułu USART 1). Gdy pracuje nadajnik USART 1, końcówka ta zostaje skonfigurowana jako wyjscie bez względu na wartość bitu DDD3 w rejestrze kierunku danych portu D.

INT2/RXD1 – Port D, Bit 2

INT2: Źródło 2 przerwania zewnętrznego. Końcówka PD2 może służyć jako źródło przerwania zewnętrznego dla mikrokontrolera.
RXD1: Dane odbierane (końcówka wejścia danych dla modułu USART 1). Gdy pracuje odbiornik USART 1, to końcówka ta zostaje skonfigurowana jako wejście bez względnu na wartość bitu DDD2. Gdy moduł  USART 1 wymusza na końcówce pracę jako wejście, to jej opornik podciągający wciąż może być kontrolowany bitem PORTD2.

INT1/SDA – Port D, Bit 1

INT1: Źródło 1 przerwania zewnętrznego. Końcówka PD1 może służyć jako źródło przerwania zewnętrznego dla mikrokontrolera.
SDA: Dane 2-przewodowego interfejsu szeregowego. Gdy jest ustawiony bit TWEN w rejestrze TWCR w celu włączenia 2-przewodowego interfejsy szeregowego, końcówka PD1 zostaje odłączona od portu i przekształca się w końcówkę we/wy danych szeregowych. W tym trybie końcówka posiada filtr zakłóceń szpilkowych, który eliminuje impulsy krótsze od 50ns w sygnale wejściowym, a końcówka jest sterowana drajwerem typu otwarty dren z ograniczeniem stromości zbocza sygnału wyjściowego.

INT0/SCL – Port D, Bit 0

INT0: Źródło 0 przerwania zewnętrznego. Końcówka PD0 może służyć jako źródło przerwania zewnętrznego dla mikrokontrolera.
SCL: Zegar 2-przewodowego interfejsu szeregowego. Gdy jest ustawiony bit TWEN w rejestrze TWCR w celu włączenia 2-przewodowego interfejsy szeregowego, końcówka PD1 zostaje odłączona od portu i przekształca się w końcówkę we/wy zegara szeregowego dla 2-przewodowego interfejsu szeregowego. W tym trybie końcówka posiada filtr zakłóceń szpilkowych, który eliminuje impulsy krótsze od 50ns w sygnale.

Poniższe tabele odwzorowują funkcje alternatywne portu D w zależności od sygnałów sterujących.

Alternatywne funkcje portu E

   

Alternatywna konfiguracja końcówek jest następująca:

INT7/ICP3/CLKO – Port E, Bit 7

INT7: Źródło 7 przerwania zewnętrznego. Końcówka PE7 może służyć jako źródło przerwania zewnętrznego.
ICP3: Końcówka 3 Input Capture. Końcówka PE7 może pełnić rolę końcówki Input Capture dla timera licznika 3.
CLKO: Podzielony zegar systemu, może być wyprowadzany na końcówce PE7. Stanie się tak po zaprogramowaniu bitu bezpiecznikowego CKOUT bez względu na ustawienia bitów PORTE7 i DDE7. Zegar będzie również wyprowadzany podczas resetu.

INT6/T3 – Port E, Bit 6

INT6: Źródło 6 przerwania zewnętrznego. Końcówka PE6 może służyć jako źródło przerwania zewnętrznego.
T3: Źródło zegara dla timera/liczka 3.

INT5/OC3C – Port E, Bit 5

INT5: Źródło 5 przerwania zewnętrznego. Końcówka PE5 może służyć jako źródło przerwania zewnętrznego.
OC3C: Wyjście dla Output Compare Match C. Końcówka PE5 może służyć jako zewnętrzne wyjście Output Compare C w timerze/liczniku 3. Końcówkę należy skonfigurować jako wyjście (bit DDE5 ustawiony na “jeden”), aby służyła tej funkcji. Końcówka OC3C jest również wyjściem dla funkcji trybu PWM timera.

INT4/OC3B – Port E, Bit 4

INT4: Źródło 4 przerwania zewnętrznego. Końcówka PE4 może służyć jako źródło przerwania zewnętrznego.
OC3B: Wyjście dla Output Compare Match B. Końcówka PE4 może służyć jako zewnętrzne wyjście Output Compare B w timerze/liczniku 3. Końcówkę należy skonfigurować jako wyjście (bit DDE4 ustawiony na “jeden”), aby służyła tej funkcji. Końcówka OC3B jest również wyjściem dla funkcji trybu PWM timera.

AIN1/OC3A – Port E, Bit 3

AIN1: Wejście odwracające komparatora analogowego. Końcówka jest podpięta bezpośrednio do wejścia odwracającego komparatora analogowego.
OC3A: Wyjście dla Output Compare Match A. Końcówka PE3 może służyć jako zewnętrzne wyjście Output Compare A w timerze/liczniku 3. Końcówkę należy skonfigurować jako wyjście (bit DDE3 ustawiony na “jeden”), aby służyła tej funkcji. Końcówka OC3A jest również wyjściem dla funkcji trybu PWM timera.

AIN0/XCK0 – Port E, Bit 2

AIN0: Wejście nieodwracające komparatora analogowego. Końcówka jest podpięta bezpośrednio do wejścia nieodwracającego komparatora analogowego.
XCK0: Zegar zewnętrzny modułu USART 0. Bit DDE2 rejestru kierunku danych kontroluje, czy zegar jest wyprowadzany (bit DDE2 ustawiony), czy wprowadzany (bit DDE2 wyzerowany). Końcówka XCK0 uaktywnia się tylko wtedy, gdy moduł USART 0 pracuje w trybie synchronicznym.

PDO/TXD0 – Port E, Bit 1

PDO: Wyjście danych przy programowaniu szeregowym SPI. Podczas odczytu danych w programowaniu szeregowym końcówka ta jest używana jako linia wyjścia danych dla ATmega1281/2561. W mikrokontrolerach ATmega640/1280/2560 funkcję tę umieszczono w końcówce MISO.
TXD0: Końcówka nadawcza modułu USART 0.

PDI/RXD0/PCINT8 – Port E, Bit 0

PDI: Wejście danych przy programowaniu szeregowym SPI. Podczas zapisu danych w programowaniu szeregowym końcówka ta jest używana jako linia wejścia danych dla ATmega1281/2561. W mikrokontrolerach ATmega640/1280/2560 funkcję tę umieszczono w końcówce MOSI.
RXD0: Końcówka odbiorcza modułu USART 0. Dane odbierane (wejście danych dla USART0). Gdy odbiornik USART 0 jest włączony, to końcówka zostaje skonfigurowana jako wejście bez względu na wartość bitu DDRE0: Gdy moduł USART 0 wymusza pracę tej końcówki jako wejście, jedynka logiczna w bicie PORTE0 podłączy wewnętrzny opornik podciągający.
PCINT8, Źródło 8 przerwania od zmiany stanu końcówki: Końcówka PE0 może służyć jako źródło przerwania zewnętrznego.

Poniższe tabele odwzorowują funkcje alternatywne portu E w zależności od sygnałów sterujących.

Alternatywne funkcje portu F

   

Funkcją alternatywną portu F są wejścia analogowe dla przetwornika A/C, co pokazuje tabelka poniżej. Jeśli niektóre z końcówek portu F zostaną skonfigurowane jako wyjścia, to ważnym jest aby nie zmieniały one swoich stanów logicznych podczas trwania konwersji w przetworniku A/C, ponieważ może to zaburzyć ten proces i dać nieprawidłowy wynik. Jeśli włączono interfejs JTAG, to oporniki podciągające końcówek PF7(TDI), PF5(TMS) i PF4(TCK) będą aktywowane nawet w przypadku wystąpienia Resetu.

Alternatywna konfiguracja końcówek jest następująca:

TDI, ADC7 – Port F, Bit 7

ADC7: Kanał 7 przetwornika analogowo/cyfrowego.
TDI: Wejście danych testu JTAG: Szeregowe dane wejściowe, które mają być wsunięte do rejestru instrukcji lub do rejestru danych (łańcuchy skanowania). Gdy jest włączony interfejs JTAG, końcówki tej nie można używać jako końcówki we/wy.

TDO, ADC6 – Port F, Bit 6

ADC6: Kanał 6 przetwornika analogowo/cyfrowego.
TDO: Wyjście danych testu JTAG. Szeregowe dane wyjściowe z rejestru instrukcji lub z rejestru danych. Gdy jest włączony interfejs JTAG, końcówki tej nie można używać jako końcówki we/wy. Końcówka TDO znajduje się w stanie wysokiej impedancji aż do momentu, gdy TAP da znać, iż dane wysuwane zostały wprowadzone.

TMS, ADC5 – Port F, Bit 5

ADC5: Kanał 5 przetwornika analogowo/cyfrowego.
TMS: Wybór trybu testu JTAG. Końcówka ta służy do nawigacji poprzez automat stanów kontrolera TAP. Gdy jest włączony interfejs JTAG, końcówki tej nie można używać jako końcówki we/wy.

TCK, ADC4 – Port F, Bit 4

ADC4: Kanał 4 przetwornika analogowo/cyfrowego.
TCK: Zegar testu JTAG. Praca JTAG jest synchronizowana z TCK. Gdy jest włączony interfejs JTAG, końcówki tej nie można używać jako końcówki we/wy.

ADC3 – ADC0 – Port F, Bity 3:0

ADC3:0: Kanały 3:0 przetwornika analogowo/cyfrowego.

Poniższe tabele odwzorowują funkcje alternatywne portu F w zależności od sygnałów sterujących.

Alternatywne funkcje portu G

   

Alternatywna konfiguracja końcówek jest następująca:

OC0B – Port G, Bit 5

OC0B: Wyjście zgodności Output Compare B. Końcówka PG5 może służyć jako zewnętrzne wyjście dla Output Compare w timerze/liczniku 0. Końcówkę należy skonfigurować jako wyjście (ustawiony bit DDG5). aby służyła tej funkcji. Końcówka OC0B jest również wyjściem funkcji trybu PWM timera.

TOSC1 – Port G, Bit 4

TOSC1: Końcówka 1 oscylatora timera. Gdy zostanie ustawiony bit AS2 w rejestrze ASSR w celu włączenia asynchronicznego taktowania timera/licznika 2, to końcówka PG4 jest odłączana od portu i staje się wejściem odwracającego wzmacniacza oscylatora. W tym trybie do końcówki podłączony jest oscylator kwarcowy i nie może ona być używana jako końcówka we/wy.

TOSC2 – Port G, Bit 3

TOSC2: Końcówka 2 oscylatora timera. Gdy zostanie ustawiony bit AS2 w rejestrze ASSR w celu włączenia asynchronicznego taktowania timera/licznika 2, to końcówka PG3 jest odłączana od portu i staje się wejściem odwracającym wzmacniacza oscylatora. W tym trybie do końcówki podłączony jest oscylator kwarcowy i nie może ona być używana jako końcówka we/wy.

ALE – Port G, Bit 2

ALE: sygnał zatrzaskiwania adresu zewnętrznej pamięci danych.

RD – Port G, Bit 1

RD:  strob kontrolny odczytu zewnętrznej pamięci danych.

WR – Port G, Bit 0

WR: strob kontrolny zapisu zewnętrznej pamięci danych.

Poniższe tabele odwzorowują funkcje alternatywne portu G w zależności od sygnałów sterujących.

Alternatywne funkcje portu H

Port H dostępny jest tylko dla mikrokontrolerów ATmega640/1280/2560 w obudowach 100-nóżkowych.

   

Alternatywna konfiguracja końcówek jest następująca:

T4 – Port H, Bit 7

T4: Źródło zegarowe dla timera/licznika 4.

OC2B – Port H, Bit 6

OC2B: Wyjście Output Compare Match B. Końcówka PH6 może służyć jako zewnętrzne wyjście dla Output Compare B w timerze/liczniku 2. Końcówkę należy skonfigurować jako wyjście (ustawiony bit DDH6), aby służyła tej funkcji. Końcówka OC2B jest również wyjściem dla funkcji trybu PWM timera.

OC4C – Port H, Bit 5

OC4C: Wyjście Output Compare Match C. Końcówka PH5 może służyć jako zewnętrzne wyjście dla Output Compare C w timerze/liczniku 4. Końcówkę należy skonfigurować jako wyjście (ustawiony bit DDH5), aby służyła tej funkcji. Końcówka OC4C jest również wyjściem dla funkcji trybu PWM timera.

OC4B – Port H, Bit 4

OC4B: Wyjście Output Compare Match B. Końcówka PH4 może służyć jako zewnętrzne wyjście dla Output Compare B w timerze/liczniku 4 Końcówkę należy skonfigurować jako wyjście (ustawiony bit DDH4), aby służyła tej funkcji. Końcówka OC4B jest również wyjściem dla funkcji trybu PWM timera.

OC4A – Port H, Bit 3

OC4A: Wyjście Output Compare Match A. Końcówka PH3 może służyć jako zewnętrzne wyjście dla Output Compare A w timerze/liczniku 4. Końcówkę należy skonfigurować jako wyjście (ustawiony bit DDH3), aby służyła tej funkcji. Końcówka OC4A jest również wyjściem dla funkcji trybu PWM timera.

XCK2 – Port H, Bit 2

XCK2: Zegar zewnętrzny modułu USART 2. Rejestr kierunku danych (bit DDH2) określa, czy zegar jest wyprowadzany (bit DDH2 ustawiony), czy wprowadzany (bit DDH2 wyzerowany). Końcówka XC2K jest aktywna tylko wtedy, gdy moduł USART 2 pracuje w trybie synchronicznym.

TXD2 – Port H, Bit 1

TXD2: Końcówka nadawcza modułu USART 2.

RXD2 – Port H, Bit 0

RXD2: Końcówka odbiorcza modułu USART 2. Dane odbierane (końcówka wejścia danych dla USART 2). Gdy zostanie włączony odbiornik USART 2, końcówka ta jest konfigurowana jako wejście bez względu na wartość bitu kierunku DDH0. Gdy USART 2 wymusza pracę tej końcówki jako wejście, logiczna jedynka w PORTH0 włączy wewnętrzny opornik podciągający.

Poniższe tabele odwzorowują funkcje alternatywne portu D w zależności od sygnałów sterujących.

Alternatywne funkcje portu J

Port J dostępny jest tylko dla mikrokontrolerów ATmega640/1280/2560 w obudowach 100-nóżkowych.

   

Alternatywna konfiguracja końcówek jest następująca:

PCINT15:12 - Port J, Bity 6:3

PCINT15:12: Źródła 15:12 przerwań od zmiany stanu końcówek. Końcówki PJ6:3 mogą służyć jako źródła przerwań zewnętrznych.

XCK3/PCINT11 - Port J, Bit 2

XCK3: Zegar zewnętrzny modułu USART 3. Rejestr kierunku danych (bit DDJ2) określa, czy zegar ten będzie wyprowadzany (ustawiony bit DDJ2), czy wprowadzany (wyzerowany bit DDJ2). Końcówka XCK2 staje się aktywna tylko przy pracy w trybie synchronicznym modułu USART 3.
PCINT11: Źródło 11 przerwania od zmiany stanu końcówki. Końcówka PJ2 może służyć jako źródło przerwania zewnętrznego.

TXD3/PCINT10 - Port J, Bit 1

TXD3: Końcówka nadawcza modułu USART 3.
PCINT10: Źródło 10 przerwania od zmiany stanu końcówki. Końcówka PJ1 może służyć jako źródło przerwania zewnętrznego.

RXD3/PCINT9 - Port J, Bit 0

RXD3: Końcówka odbiorcza USART 3. Dane odbierane (końcówka wejścia danych dla modułu USART 3). Gdy jest włączony odbiornik USART 3, końcówka ta zostaje skonfigurowana jako wejście bez względu na wartość bitu kierunku DDJ0. Gdy moduł USART 3 wymusza na końcówce pracę jako wejście, logiczna jedynka w bicie PORTJ0 włączy wewnętrzny opornik podciągający.
PCINT9: Źródło 9 przerwania od zmiany stanu końcówki. Końcówka PJ0 może służyć jako źródło przerwania zewnętrznego.

Poniższe tabele odwzorowują funkcje alternatywne portu J w zależności od sygnałów sterujących.

Alternatywne funkcje portu K

Port K dostępny jest tylko dla mikrokontrolerów ATmega640/1280/2560 w obudowach 100-nóżkowych.

   

Alternatywna konfiguracja końcówek jest następująca:

ADC15:8/PCINT23:16 – Port K, Bity 7:0

ADC15:8: Kanały 15 ... 8 przetwornika analogowo/cyfrowego.
PCINT23:16: Źródła przerwań 23 ... 16 od zmian stanów końcówek. Końcówki PK7:0 mogą służyć jako źródła przerwań zewnętrznych.

Poniższe tabele odwzorowują funkcje alternatywne portu K w zależności od sygnałów sterujących.

Alternatywne funkcje portu L

Port L dostępny jest tylko dla mikrokontrolerów ATmega640/1280/2560 w obudowach 100-nóżkowych.

   

Alternatywna konfiguracja końcówek jest następująca:

OC5C – Port L, Bit 5

OC5C: Wyjście C Output Compare Match. Końcówka PL5 może służyć jako zewnętrzne wyjście Output Compare C dla timera/licznika 5. Końcówkę należy skonfigurować jako wyjście (ustawiony bit DDL5), aby służyła tej funkcji. Końcówka OC5C jest również końcówką wyjścia dla funkcji trybu PWM timera.

OC5B – Port L, Bit 4

OC5B: Wyjście B Output Compare Match. Końcówka PL4 może służyć jako zewnętrzne wyjście Output Compare B dla timera/licznika 5. Końcówkę należy skonfigurować jako wyjście (ustawiony bit DDL4), aby służyła tej funkcji. Końcówka OC5B jest również końcówką wyjścia dla funkcji trybu PWM timera.

OC5A – Port L, Bit 3

OC5A: Wyjście A Output Compare Match. Końcówka PL3 może służyć jako zewnętrzne wyjście Output Compare A dla timera/licznika 5. Końcówkę należy skonfigurować jako wyjście (ustawiony bit DDL3), aby służyła tej funkcji. Końcówka OC5A jest również końcówką wyjścia dla funkcji trybu PWM timera.

T5 – Port L, Bit 2

T5: Źródło zegara dla timera/licznika 5.

ICP5 – Port L, Bit 1

ICP5: Końcówka Input Capture dla timera/licznika 5.

ICP4 – Port L, Bit 0

ICP4: Końcówka Input Capture dla timera/licznika 4.

Poniższe tabele odwzorowują funkcje alternatywne portu D w zależności od sygnałów sterujących.

MCUCR – MCU Control Register – Rejestr sterujący mikrokontrolerem

Bit 4 – PUD: Pull-up Disable – Wyłączenie oporników podciągających

Gdy do tego bitu zostanie wpisany stan 1, to oporniki podciągające w portach we/wy zostaną odłączone, nawet jeśli rejestry DDxn i PORTxn zostały skonfigurowane na podłączenie tych oporników ({DDxn, PORTxn} = 0b01). Zobacz do podrozdziału "Konfigurowanie końcówki portu".

---

PORTA – Port A Data Register – Rejestr danych portu A

---

DDRA – Port A Data Direction Register – Rejestr kierunku danych portu A

---

PINA – Port A Input Pins Address – Adres stanu końcówek wejściowych portu A

---

PORTB – Port B Data Register – Rejestr danych portu B

---

DDRB – Port B Data Direction Register – Rejestr kierunku danych portu B

---

PINB – Port B Input Pins Address – Adres stanu końcówek wejściowych portu B

---

PORTC – Port C Data Register – Rejestr danych portu C

---

DDRC – Port C Data Direction Register – Rejestr kierunku danych portu C

---

PINC – Port C Input Pins Address – Adres stanu końcówek wejściowych portu C

---

PORTD – Port D Data Register – Rejestr danych portu D

---

DDRD – Port D Data Direction Register – Rejestr kierunku danych portu D

---

PIND – Port D Input Pins Address – Adres stanu końcówek wejściowych portu D

---

PORTE – Port E Data Register – Rejestr danych portu E

---

DDRE – Port E Data Direction Register – Rejestr kierunku danych portu E

---

PINE – Port E Input Pins Address – Adres stanu końcówek wejściowych portu E

---

PORTF – Port F Data Register – Rejestr danych portu F

---

DDRF – Port F Data Direction Register – Rejestr kierunku danych portu F

---

PINF – Port F Input Pins Address – Adres stanu końcówek wejściowych portu F

---

PORTG – Port G Data Register – Rejestr danych portu G

---

DDRG – Port G Data Direction Register – Rejestr kierunku danych portu G

---

PING – Port G Input Pins Address – Adres stanu końcówek wejściowych portu G

---

PORTH – Port H Data Register – Rejestr danych portu H

---

DDRH – Port H Data Direction Register – Rejestr kierunku danych portu H

---

PINH – Port H Input Pins Address – Adres stanu końcówek wejściowych portu H

---

PORTJ – Port J Data Register – Rejestr danych portu J

---

DDRJ – Port J Data Direction Register – Rejestr kierunku danych portu J

---

PINJ – Port J Input Pins Address – Adres stanu końcówek wejściowych portu J

---

PORTK – Port K Data Register – Rejestr danych portu K

---

DDRK – Port K Data Direction Register – Rejestr kierunku danych portu K

---

PINK – Port K Input Pins Address – Adres stanu końcówek wejściowych portu K

---

PORTL – Port L Data Register – Rejestr danych portu L

---

DDRL – Port L Data Direction Register – Rejestr kierunku danych portu L

---

PINL – Port L Input Pins Address – Adres stanu końcówek wejściowych portu L