Przerzutnik D (ang. Data flip-flop) jest kolejnym rodzajem przerzutnika, czyli układu pamięciowego, którego stan wyjść zależy od stanu wewnętrznego oraz od stanu wejść. Przerzutnik D posiada jedno wejście danych D, jedno wejście zegarowe C oraz dwa wyjścia komplementarne Q i Q. Oto jego symbol graficzny:

Zasada działania przerzutnika D jest następująca:

Gdy wejście zegarowe C jest w stanie nieaktywnym, przerzutnik pamięta swój poprzedni stan. Gdy wejście C przechodzi w stan aktywny, do przerzutnika zostaje wpisany stan wejścia D, tzn. na wyjściu Q pojawia się ten sam stan, który występuje na wejściu D. Gdy wejście zegarowe C powróci w stan nieaktywny, wpisany z wejścia D stan jest pamiętany w przerzutniku. Zwróć uwagę, iż w przerzutniku D nie występują stany zabronione.

W przerzutniku D latch (ang. latch – zatrzask) stan wejścia D jest kopiowany na wyjście Q przy wysokim poziomie logicznym na wejściu C. Gdy poziom wejścia C zmieni się na niski, przerzutnik zapamiętuje ostatni stan wyjścia Q. Zmiany na wejściu informacyjnym D nie wpływają już na wyjście Q, które zostało "zatrzaśnięte" zmianą poziomu wejścia C - z tego powodu przerzutniki te noszą często nazwę zatrzasku. Poniżej przedstawiamy symulację sieci logicznej przerzutnika D typu Latch.

D C Q X 0 Qn-1 0 1 0 1 1 1

Ze schematu logicznego wynika, iż przerzutnik D Latch jest rozbudowanym przerzutnikiem SR. Rozbudowa polega na dodaniu dwóch bramek NAND sterujących wejściem ustawiającym S i zerującym R przerzutnika SR. Dzięki temu rozwiązaniu przerzutnik D nie posiada stanów zabronionych - nie dochodzi w nim do sytuacji, gdy oba wejścia S i R znajdują się jednocześnie w stanie niskim.

Przerzutniki D Latch są zwykle stosowane w układach zapamiętujących stany logiczne (rejestry, pamięci, akumulatory, itp.).

Z uwagi na popularność przerzutników D Latch przemysł elektroniczny produkuje cyfrowe układy scalone zawierające po kilka takich przerzutników.

SN7475 - cztery przerzutniki D Latch

SN7477 - cztery przerzutniki D Latch

Drugi typ przerzutnika D jest wyzwalany zboczem (dodatnim lub ujemnym w zależności od rozwiązania) sygnału zegarowego. Oznacza to, iż przerzutnik zapamiętuje stan wejścia D tylko przy odpowiedniej zmianie poziomu logicznego na wejściu zegarowym C. Taki sposób pracy przerzutnika uzyskuje się łącząc dwa przerzutniki D Latch wg schematu Master-Slave, który opisaliśmy dokładnie przy okazji synchronicznego przerzutnika RS wyzwalanego zboczem.

D C Q X X Qn-1 0 1→0 0 1 1→0 1

Przeanalizujmy ten układ.

• Jeśli wejście zegarowe C znajduje się w stanie wysokim, to aktywny jest przerzutnik Master. Stan jego wejścia D przenosi się na wyjście Q, a stamtąd na wejście D przerzutnika Slave. Jednakże przerzutnik Slave jest nieaktywny - na jego wejściu C panuje stan niski z bramki NOT. Zatem Slave nie zmienia stanu wyjść, pamięta ostatni stan. Zmiany poziomu sygnału na wejściu D układu nie przenoszą się na wyjście Q.
• Jeśli wejście zegarowe C jest w stanie niskim, to przerzutnik Master jest nieaktywny i pamięta swój stan poprzedni. Z kolei przerzutnik Slave jest aktywny, lecz na jego wejściu D panuje stan wyjścia Q przerzutnika Master, a ten nie zmienia się. Zmiany poziomu sygnału na wejściu D układu nie przenoszą się na wyjście Q.
• Przy ujemnym zboczu sygnału zegarowego przerzutnik Master zatrzaskuje stan swojego wejścia D przekazując go poprzez wyjście Q na wejście D przerzutnika Slave. Ten z kolei się odblokowuje i przesyła stan swojego wejścia D na wyjście Q. Zatem na wyjściu Q pojawia się stan wejścia D układu, jaki panował tuż przed zmianą poziomu sygnału zegarowego z 1 na 0.

Przerzutniki D wyzwalane zboczem są stosowane w układach licznikowych, rejestrach pamięciowych oraz w rejestrach przesuwających.

Przemysł elektroniczny produkuje gotowe układy scalone zawierające przerzutniki D flip flop wyzwalane zboczem dodatnim. Często przerzutniki te wyposaża się w dodatkowe dwa wejścia:

• PRESET/SET - wejście ustawiające stan wyjścia Q na 1
• CLEAR/RESET - wejście ustawiające stan wyjścia Q na 0

Dla wymienionych wejść obowiązują stany zabronione, jak dla przerzutnika RS (po prostu człon SLAVE jest zwykle realizowany jako przerzutnik RS).

Poniżej przedstawiamy układ scalony SN7474 zawierający dwa przerzutniki D flip flop wyzwalane zboczem narastającym (dodatnim) sygnału zegarowego C. W tabelce stanów kolorem czerwonym zaznaczyliśmy stan zabroniony sygnałów wejściowych.

SN7474 - dwa przerzutniki D flip flop

Wejścia Wyjścia PRE CLR CLK D Q Q 0 1 X X 1 0 1 0 X X 0 1 0 0 X X 1 1 1 1 0→1 0 0 1 1 1 0→1 1 1 0 1 1 X X Qn-1 Qn-1