Mikrokontrolery

Wsparcie dla boot-loadera dostarcza rzeczywistego mechanizmu Read-While-Write samoprogramowania do ładowania i przesyłania kodu programu przez sam mikrokontroler. Cecha ta umożliwia elastyczne uaktualnienia aplikacji kontrolowane przez mikrokontroler używający umieszczonego w pamięci FLASH programu boot-loadera. Program ten może wykorzystywać dowolny z dostępnych interfejsów danych i powiązanego z nimi protokołu, aby odczytywać kod programu przesyłany z zewnątrz i zapisywać go w pamięci FLASH lub odczytywać kod programu z pamięci programu FLASH i przesyłać go na zewnątrz. Kod programu w obrębie sekcji boot-loadera posiada możliwość zapisu do całej pamięci FLASH, łącznie z sekcją boot-loadera. W ten sposób boot-loader może nawet modyfikować samego siebie i może również usunąć samego siebie z kodu, jeśli przestanie już być potrzebny. Rozmiar pamięci boot-loadera jest konfigurowalny za pomocą bitów bezpiecznikowych i boot-loader posiada dwa oddzielne zestawy bitów blokujących, które można ustawiać niezależnie. Daje to użytkownikowi unikalną elastyczność wyboru różnych poziomów zabezpieczeń.

Cechy boot-loadera są następujące:

• Samoprogramowanie z opcją Read-While-Write.
• Elastyczny rozmiar pamięci boot-loadera.
• Wysokie bezpieczeństwo (oddzielne bity blokujące boot-loadera dla elastycznej ochrony).
• Oddzielny bit bezpiecznikowy do wyboru wektora resetu.
• Optymalizowany rozmiar strony⁽¹⁾.
• Efektywny algorytm kodowania
• Wydajne wsparcie dla Read-Modify-Write

Sekcja aplikacji

Sekcja aplikacji jest częścią pamięci FLASH używaną do przechowywania kodu aplikacji. Poziom zabezpieczeń dla sekcji aplikacji można wybrać za pomocą bitów blokujących BLB0 (ang. Boot Lock Bits 0). Sekcja aplikacji nigdy nie może ładować żadnego kodu boot-loadera, ponieważ jest w niej zablokowane wykonywanie instrukcji SPM.

BLS – Sekcja boot-loadera

Podczas gdy sekcja aplikacji używana jest do przechowywania kodu aplikacji, to oprogramowanie boot-loadera musi być umieszczane w BLS, ponieważ instrukcja SPM może zainicjować programowanie tylko wtedy, gdy zostanie wykonana w obszarze BLS. Instrukcja SPM ma dostęp do całej pamięci FLASH, łącznie z BLS. Poziom zabezpieczeń dla sekcji boot-loadera można wybrać bitami blokującymi BLB1 (ang. Boot Lock Bits 1).

• Przy wymazywaniu lub zapisywaniu strony znajdującej się w sekcji RWW sekcja NRWW może być odczytywana podczas tej operacji.
• Przy wymazywaniu lub zapisywaniu strony znajdującej się w sekcji NRWW mikroprocesor jest wstrzymywany podczas całej tej operacji.

Zwróć uwagę, iż oprogramowanie użytkownika nigdy nie może odczytywać żadnego kodu, który jest umieszczony wewnątrz sekcji RWW podczas pracy oprogramowania boot-loadera. Zapis "sekcja Read-While-Write" odnosi się do tej sekcji, która jest programowana (wymazywana lub zapisywana), nie do sekcji, która jest rzeczywiście odczytywana podczas uaktualnienia oprogramowania boot-loadera.

RWW – Sekcja Read-While-Write

Gdy oprogramowanie boot-loadera programuje stronę wewnątrz sekcji RWW, możliwe jest odczytywanie kodu z pamięci FLASH, ale tylko kodu znajdującego się w sekcji NRWW. W czasie trwania programowania oprogramowanie musi zapewnić, że sekcja RWW nigdy nie jest odczytywana. Jeśli oprogramowanie użytkownika próbuje odczytywać kod znajdujący się wewnątrz sekcji RWW (tj. przez instrukcje call/rjmp/lpm lub jakieś przerwanie) podczas programowania, to oprogramowanie to może znaleźć się w nieokreślonym stanie. Aby uniknąć tego, przerwania powinny zostać albo wyłączone, albo przeniesione do sekcji boot-loadera, która zawsze jest umieszczona w sekcji NRWW. Bit zajętości sekcji RWW (ang.  RWW Section Busy bit, RWWSB) w rejestrze sterującym umieszczaniem w pamięci programu (ang. Store Program memory Control Register, SPMCR) będzie dawał odczyt logicznej jedynki tak długo, jak sekcja RWW jest zablokowana do odczytu. Po zakończeniu programowania bit RWWSB musi być wyzerowany przez oprogramowanie przed odczytem kodu umieszczonego w sekcji RWW. Zobacz do opisu rejestru SPMCR.

NRWW – Sekcja No-Read-While-Write

Kod umieszczony w sekcji NRWW może być odczytywany podczas uaktualniania strony w sekcji RWW przez oprogramowanie boot-loadera. Gdy kod boot-loadera uaktualnia sekcję NRWW, mikroprocesor zostaje zatrzymany podczas całej operacji wymazywania lub zapisu strony.

Cechy Read-While-Write

Porównanie Read-While-Write z No-Read-While-Write

Sekcje pamięci

• Ochronę całej pamięci FLASH przed aktualizacją oprogramowania przez mikrokontroler.
• Ochronę tylko sekcji boot-loadera przed aktualizacją oprogramowania przez mikrokontroler.
• Ochronę tylko sekcji aplikacji przed aktualizacją oprogramowania przez mikrokontroler.
• Zezwolenie na aktualizację oprogramowania w całej pamięci FLASH.

Szczegóły znajdziesz w poniższych tabelkach. Bity blokujące boot-loadera można ustawiać programowo oraz w trybie programowania szeregowego lub równoległego, lecz można je wymazać tylko przez polecenie kasowania układu (ang. chip erase command). Ogólna blokada zapisu (bit blokujący trybu 2) nie kontroluje programowania pamięci FLASH przez instrukcję SPM. Podobnie ogólna blokada odczytu/zapisu (bit blokujący trybu 3) nie kontroluje ani odczytu, ani zapisu przez instrukcje LPM/SPM, jeśli próbuje się to zrobić.

Tryby zabezpieczeń bitów blokujących 0 boot-loadera (sekcja aplikacji)
"1" oznacza bit niezaprogramowany, "0" oznacza bit zaprogramowany

Tryby zabezpieczeń bitów blokujących 1 boot-loadera (sekcja boot-loadera)
"1" oznacza bit niezaprogramowany, "0" oznacza bit zaprogramowany

Bit bezpiecznikowy Boot Reset
"1" oznacza bit niezaprogramowany, "0" oznacza bit zaprogramowany

SPMCR – Store Program Memory Control Register – Rejestr kontroli instrukcji SPM

Bit 7 – SPMIE: SPM Interrupt Enable – Włączenie przerwania od instrukcji SPM

Gdy bit SPMIE zostanie zapisany jedynką i bit I w rejestrze stanu SREG jest ustawiony, to zostanie włączone przerwanie gotowości instrukcji SPM. Przerwanie to będzie wykonywane tak długo, jak bit SPMEN jest wyzerowany.

Bit 6 – RWWSB: Read-While-Write Section Busy – Zajętość sekcji RWW

Gdy zostanie zainicjowana operacja samoprogramowania (wymazywanie lub zapis strony) w sekcji RWW, bit RWWSB jest ustawiany (na jeden) sprzętowo. Gdy bit ten jest ustawiony, to nie ma dostępu do sekcji RWW. Bit RWWSB wyzeruje się, gdy do bitu RWWSRE zostanie wpisana jedynka po zakończeniu operacji samoprogramowania. Alternatywnie bit RWWSB jest automatycznie zerowany, gdy zostanie zainicjowana operacja ładowania strony.

Bit 5 – Bit zarezerwowany

Ten bit w ATmega32 jest zarezerwowany i przy odczycie zawsze zwraca zero.

Bit 4 – RWWSRE: Read-While-Write Section Read Enable – Włączenie odczytu sekcji RWW

Przy programowaniu (wymazywanie strony lub zapis strony) sekcji RWW jest ona zablokowana do odczytu (bit RWWSB będzie ustawiony sprzętowo). Aby z powrotem uaktywnić sekcję RWW, oprogramowanie użytkownika musi odczekać do zakończenia programowania (bit SPMEN zostanie wyzerowany). Wtedy, jeśli bit RWWSRE będzie zapisany w tym samym czasie co bit SPMEN, to następna instrukcja SPM w ciągu czterech taktów zegara uaktywni ponownie sekcję RWW. Sekcja RWW nie może być ponownie uaktywniona, gdy pamięć FLASH zajęta jest wymazywaniem strony lub zapisem strony (bit SPMEN ustawiony). Jeśli bit RWWSRE jest zapisywany w czasie, gdy pamięć FLASH jest ładowana, to operacja ładowania FLASH zostanie przerwana, a załadowane dane będą utracone (bufor strony zostanie wyzerowany przy ponownym uaktywnieniu sekcji RWW).

Bit 3 – BLBSET: Boot Lock Bit Set – Ustawianie bitów blokujących boot-loadera

Jeśli jedynka zostanie wpisana do tego bitu w tym samym czasie co do bitu SPMEN, to następna instrukcja SPM w ciągu czterech taktów zegara ustawi bity blokujące boot-loadera zgodnie z danymi w rejestrze R0. Dane w R1 i adres we wskaźniku Z są ignorowane. Bit BLBSET będzie automatycznie wyzerowany po zakończeniu ustawiania zestawu bitów blokujących lub jeśli w ciągu czterech cykli zegara nie będzie wykonana żadna instrukcja SPM.

Instrukcja LPM w ciągu trzech cykli zegarowych po ustawieniu bitów BLBSET i SPMEN odczyta albo bity blokujące, albo bity bezpiecznikowe (zależnie od bitu Z0 we wskaźniku Z) do rejestru docelowego.

Bit 2 – PGWRT: Page Write – Zapis strony

Jeśli jedynka zostanie wpisana do tego bitu w tym samym czasie co do SPMEN, to następna instrukcja SPM w ciągu czterech taktów zegara wykona zapis strony danymi umieszczonymi w buforze tymczasowym. Adres strony zostanie pobrany z górnej części wskaźnika Z. Dane w rejestrach R1 i R0 są ignorowane. Bit PGWRT bit wyzeruje się automatycznie po zakończeniu zapisu strony lub jeśli żadna instrukcja SPM nie będzie wykonana w ciągu czterech taktów zegarowych. Jeśli została zaadresowana sekcja NRWW, to mikroprocesor będzie wstrzymany przez całą operację zapisu strony.

Bit 1 – PGERS: Page Erase – Wymazywanie strony

Jeśli jedynka zostanie wpisana do tego bitu w tym samym czasie co do SPMEN, to następna instrukcja SPM w ciągu czterech taktów zegara wykona wymazanie strony. Adres strony zostanie pobrany z górnej części wskaźnika Z. Dane w rejestrach R1 i R0 są ignorowane. Bit PGERS bit wyzeruje się automatycznie po zakończeniu zapisu strony lub jeśli żadna instrukcja SPM nie będzie wykonana w ciągu czterech taktów zegarowych. Jeśli została zaadresowana sekcja NRWW, to mikroprocesor będzie wstrzymany przez całą operację wymazywania strony.

Bit 0 – SPMEN: Store Program Memory Enable – Włączenie instrukcji SPM

Ten bit włącza instrukcję SPM przez następne cztery takty zegarowe. Jeśli jedynka logiczna zostanie umieszczona w nim oraz w jednym z bitów RWWSRE, BLBSET, PGWRT lub PGERS, to następna instrukcja SPM będzie miała specjalne znaczenie, zobacz na opisy umieszczone powyżej. Jeśli będzie zapisany tylko sam bit SPMEN, to następna instrukcja SPM umieści wartość R1:R0 w tymczasowym buforze strony adresowanym przez wskaźnik Z. Najmłodszy bit, LSB, wskaźnika Z jest ignorowany. Bit SPMEN wyzeruje się automatycznie po zakończeniu instrukcji SPM lub jeśli żadna instrukcja SPM nie będzie wykonana w ciągu kolejnych czterech taktów zegarowych. Podczas wymazywania strony i zapisu strony bit pozostaje w stanie wysokim aż do zakończenia operacji.

Zapis innej kombinacji bitów niż “10001”, “01001”, “00101”, “00011” lub “00001” w dolnych pięciu bitach rejestru SPMCR nie wywołuje żadnego efektu.

Ponieważ pamięć FLASH jest zorganizowana w strony, to licznik programu (ang. Program Counter) można potraktować tak, jakby składał się z dwóch różnych sekcji. Jedna sekcja składająca się z najmniej znaczących bitów adresuje słowa wewnątrz strony, natomiast bity najbardziej znaczące adresują te strony. Pokazane to jest na poniższym rysunku. Zauważ, że operacje wymazywania strony (ang. page erase) i zapisu strony (ang. page write) używają osobnych adresów. Dlatego jest bardzo ważne, aby oprogramowanie boot-loadera adresowało tę samą stronę w obu tych operacjach. Gdy rozpocznie się programowanie, adres zostaje zapamiętany i wskaźnik Z może być użyty z innymi operacjami.

Jedyną operacją SPM, która nie używa wskaźnika Z, jest ustawianie bitów blokujących boot-loadera. Zawartość wskaźnika Z jest w nich ignorowana i nie wpływa na operację. Instrukcja LPM również korzysta ze wskaźnika Z do przechowywania adresu. Ponieważ ta instrukcja adresuje pamięć FLASH bajt po bajcie, to również bit LSB (bit Z0) wskaźnika Z jest używany.

Alternatywa 1, wypełnij bufor przed wymazaniem strony

• Wypełnij bufor tymczasowy strony
• Wykonaj wymazanie strony
• Wykonaj zapis strony

Alternatywa 2, wypełnij bufor po wymazaniu strony

• Wykonaj wymazanie strony
• Wypełnij bufor tymczasowy strony
• Wykonaj zapis strony

Jeśli potrzeba zmienić tylko część strony, to reszta strony musi być zapamiętana np. w tymczasowym buforze strony przed wykonaniem operacji wymazania, a następnie ponownie zapisana. Jeśli używana jest alternatywa 1, to program ładujący (ang.  Boot Loader) udostępnia wygodną opcję odczytu-modyfikacji-zapisu, która pozwala programowi użytkownika najpierw odczytać stronę, dokonać niezbędnych zmian, a następnie zapisać z powrotem zmodyfikowane dane. Jeśli używana jest alternatywa 2, to nie jest możliwe odczytanie starych danych podczas ładowania, ponieważ strona została już wymazana. Tymczasowy bufor strony można zapisywać w dowolnej kolejności. Ważne jest, aby adres strony używany w obu operacjach wymazywania i zapisu był adresem tej samej strony.

Wymazywanie strony za pomocą instrukcji SPM

Aby wykonać wymazywanie strony, ustaw jej adres we wskaźniku Z, wpisz “X0000011” do rejestru SPMCR i wykonaj instrukcję SPM w ciągu czterech taktów zegarowych od momentu zapisu do SPMCR. Dane w rejestrach R1 i R0 są ignorowane. Adres strony musi zostać wpisany do pola PCPAGE we wskaźniku Z. Pozostałe bity wskaźnika Z zostaną zignorowane podczas tej operacji.

• Wymazywanie strony w sekcji RWW: sekcja NRWW może być odczytywana podczas wymazywania strony.
• Wymazywanie strony w sekcji NRWW: mikroprocesor jest zatrzymywany podczas tej operacji.

Uwaga: Jeśli podczas czasowej sekwencji wystąpi przerwanie, to dostęp w ciągu czterech taktów nie jest gwarantowany. Aby zapewnić operację atomową (niepodzielną czasowo), wyłącz przerwania przed zapisem do rejestru SPMCSR.

Wypełnianie bufora tymczasowego (ładowanie strony)

Uwaga: Jeśli pamięć EEPROM będzie zapisywana w środku operacji ładowania strony instrukcją SPM, to wszystkie załadowane dane zostaną utracone.

Wykonywanie zapisu strony

Aby wykonać zapis strony, ustaw jej adres we wskaźniku Z, wpisz “X0000101” do rejestru SPMCR i wykonaj instrukcję SPM w ciągu czterech taktów zegarowych od momentu zapisu do SPMCR. Dane w rejestrach R1 i R0 są ignorowane. Adres strony musi zostać wpisany do pola PCPAGE we wskaźniku Z. Pozostałe bity wskaźnika Z zostaną zignorowane podczas tej operacji.

• Zapis strony w sekcji RWW: sekcja NRWW może być odczytywana podczas zapisu strony.
• Zapis strony w sekcji NRWW: mikroprocesor jest zatrzymywany podczas tej operacji.

Wykorzystywanie przerwania od instrukcji SPM

Jeśli przerwanie od SPM zostało uaktywnione, to będzie ono generowało ciągłe przerwanie, gdy bit SPMEN w rejestrze SPMCR zostanie wyzerowany. Oznacza to, iż zamiast programowego monitorowania stanu rejestru SPMCR można użyć tego przerwania. Gdy używane jest przerwanie od SPM, wektory przerwań należy przenieść do sekcji boot-loadera, aby uniknąć sytuacji, iż przerwanie próbuje uzyskać dostęp do sekcji RWW, gdy jest ona zablokowana przed odczytem. Sposób przenoszenia przerwań opisano w rozdziale "Przerwania".

Ostrożność przy ładowaniu sekcji boot-loadera

Należy podjąć specjalne kroki ostrożności, jeśli użytkownik zezwoli na uaktualnianie sekcji boot-loadera przez pozostawienie w stanie niezaprogramowanym bitu blokującego BL11. Przypadkowy zapis boot-loadera do swojego własnego kodu może uszkodzić cały boot-loader i dalsze uaktualnienia oprogramowania mogą stać się niemożliwe. Jeśli nie jest konieczne zmienianie oprogramowania boot-loadera przez sam boot-loader, to zaleca się zaprogramowanie bitu blokującego BL11, aby chronić oprogramowanie boot-loadera przez jakąkolwiek wewnętrzną zmianą oprogramowania.

Zapobieganie odczytowi sekcji RWW podczas samoprogramowania

Podczas samoprogramowania (wymazywanie strony lub zapis strony) sekcja RWW jest zawsze zablokowana przed odczytem. Oprogramowanie użytkownika musi samo zapobiegać adresowaniu tej sekcji podczas operacji samoprogramowania. Bit RWWSB w rejestrze SPMCR będzie ustawiony tak długo, jak sekcja RWW jest zajęta. Podczas samoprogramowania tablica wektorów przerwań powinna być przeniesiona do sekcji boot-loadera, jak opisano w rozdziale "Przerwania", lub przerwania należy wyłączyć. Przed zaadresowaniem sekcji RWW po zakończeniu jej programowania oprogramowanie użytkownika musi wyzerować bit RWWSB przez zapis do RWWSRE.

Ustawianie bitów blokujących boot-loadera przy pomocy instrukcji SPM

Aby ustawić bity blokujące boot-loadera, wpisz pożądane dane do rejestru R0, wpisz “X0001001” do rejestru SPMCR i wykonaj instrukcję SPM w ciągu czterech taktów zegarowych po wpisie do SPMCR. Dostępne są jedynie bity blokujące boot-loadera, które mogą zapobiec uaktualnianiu oprogramowania przez mikrokontroler w sekcji aplikacji i w sekcji boot-loadera.

Poniższe tablice przedstawiają wpływ ustawień tych bitów na programowanie pamięci FLASH.

Tryby zabezpieczeń bitów blokujących 0 boot-loadera (sekcja aplikacji)
"1" oznacza bit niezaprogramowany, "0" oznacza bit zaprogramowany

Tryby zabezpieczeń bitów blokujących 1 boot-loadera (sekcja boot-loadera)
"1" oznacza bit niezaprogramowany, "0" oznacza bit zaprogramowany

Jeśli bity 5...2 w R0 są wyzerowane, to odpowiadające im bity blokujące boot-loadera zostaną zaprogramowane, jeśli instrukcja SPM będzie wykonana w przeciągu czterech taktów po ustawieniu bitów BLBSET i SPMEN w rejestrze SPMCR. Zawartość wskaźnika Z jest ignorowana podczas tej operacji, lecz dla przyszłej kompatybilności zaleca się wpisanie do Z wartości 0x001 (takiej samej, jaką używa się przy odczycie bitów blokujących). Dla przyszłej kompatybilności zaleca się również ustawienie bitów 7, 6, 1 i 0 w rejestrze R0 na jeden przy zapisywaniu bitów blokujących. Przy programowaniu bitów blokujących cała pamięć FLASH może być odczytywana podczas tej operacji.

Zapis pamięci EEPROM zapobiega zapisowi do SPMCR

Zauważ, iż operacja zapisu pamięci EEPROM zablokuje wszelkie programowanie pamięci FLASH. Odczyt bitów bezpiecznikowych i blokujących z poziomu oprogramowania jest również zablokowany podczas operacji zapisu EEPROM. Zaleca się sprawdzanie bitu stanu EEWE w rejestrze EECR i upewnieniu się, iż jest on wyzerowany, przed zapisywaniem rejestru SPMCR.

Programowy odczyt bitów bezpiecznikowych i blokujących

Możliwy jest programowy odczyt zarówno bitów bezpiecznikowych jak i bitów blokujących. Aby odczytać bity blokujące, załaduj wskaźnik Z wartością 0x0001 i ustaw bity BLBSET i SPMEN w rejestrze SPMCR. Gdy w ciągu trzech taktów mikroprocesora po tej operacji zostanie wykonana instrukcja LPM , to wartość bitów blokujących zostanie załadowana do rejestru docelowego. Bity BLBSET i SPMEN wyzerują się automatycznie po zakończeniu odczytu bitów blokujących lub jeśli  żadna instrukcja LPM nie będzie wykonana w ciągu trzech taktów mikroprocesora lub żadna instrukcja SPM nie będzie wykonana w ciągu czterech taktów mikroprocesora.  Gdy bity BLBSET i SPMEN wyzerują się, instrukcja LPM będzie działać zgodnie z opisem.

Algorytm odczytu dolnych bitów bezpiecznikowych jest podobny do algorytmu opisanego powyżej dla odczytu bitów blokujących. Aby odczytać dolne bity bezpiecznikowe, załaduj wskaźnik Z wartością 0x0000 i ustaw bity BLBSET i SPMEN w rejestrze SPMCR. Gdy instrukcja LPM zostanie wykonana w ciągu trzech taktów po ustawieniu bitów BLBSET i SPMEN w SPMCR, wartość dolnych bitów bezpiecznikowych (FLB) będzie załadowana do rejestru docelowego, jak pokazano poniżej.

Podobnie przy odczycie górnych bitów bezpiecznikowych załaduj wskaźnik Z wartością 0x0003. Gdy instrukcja LPM zostanie wykonana w ciągu trzech taktów po ustawieniu bitów BLBSET i SPMEN w SPMCR, wartość górnych bitów bezpiecznikowych (FHB) będzie załadowana do rejestru docelowego, jak pokazano poniżej.

Zaprogramowane bity bezpiecznikowe i blokujące mają przy odczycie stan zero, natomiast bity niezaprogramowane dają przy odczycie stan jeden.

Zapobieganie uszkodzeniu danych w pamięci FLASH

Błędom w FLASH można łatwo zapobiec stosując się do następujących zaleceń projektowych (jedno jest wystarczające):

1. Jeśli nie ma potrzeby uaktualniania boot-loadera w systemie, zaprogramuj bity blokujące boot-loadera, tak aby zapobiec uaktualnianiu jego oprogramowania.
2. Utrzymuj linię AVR RESET w stanie aktywnym (niskim) w okresach niewystarczającej wartości napięcia zasilającego. Można tego dokonać poprzez włączenie wewnętrznego detektora spadku napięcia zasilania (ang. internal Brown-out Detector, BOD), jeśli napięcie pracy pasuje do poziomu wykrywania. Jeśli nie, można użyć zewnętrznego układu resetowania przy niskim napięciu V_CC. Jeśli reset wystąpi podczas wykonywania operacji zapisu, to operacja ta zostanie zakończona pod warunkiem, iż napięcie zasilające posiada wystarczającą wartość.
3. Utrzymuj rdzeń AVR w trybie uśpienia z wyłączeniem zasilania (ang. Power-down sleep mode) w okresach niskiego V_CC. Uniemożliwi to mikroprocesorowi próby dekodowania i wykonywania instrukcji, co skutecznie zabezpieczy rejestr SPMCSR, a co za tym idzie również pamięć FLASH, przed niezamierzonymi zapisami.

Czas programowania FLASH przy użyciu instrukcji SPM

Kalibrowany oscylator RC jest używany do odmierzania czasu dostępów do pamięci FLASH. Poniższa tabela pokazuje typowy czas programowania FLASH przy dostępie przez mikroprocesor.

Prosty przykład w asemblerze boot-loadera

  ;-Procedura zapisuje jedną stronę danych z RAM do FLASH
  ; Pierwszy adres danych w RAM jest wskazywany przez wskaźnik Y
  ; Pierwszy adres danych we FLASH jest wskazywany przez wskaźnik Z
  ;-Obsługa błędów nie została zrealizowana
  ;-Procedura musi się znaleźć w obszarze boot-loadera
  ; (przynajmniej podprogram Do_spm). Tylko kod wewnątrz sekcji NRWW może
  ; być odczytywany podczas samoprogramowania (wymazywania strony i zapisu strony).
  ;-Używane rejestry: r0, r1, temp1 (r16), temp2 (r17), looplo (r24),
  ; loophi (r25), spmcrval (r20)
  ; W procedurze nie zastosowano zachowywania i odtwarzania rejestrów.
  ; Wykorzystanie rejestrów można zoptymalizować kosztem rozmiaru kodu.
  ;-Zakłada się, iż albo tablica przerwań została przeniesiona do sekcji
  ; boot-loadera, albo przerwania są wyłączone.
.equ PAGESIZEB = PAGESIZE*2 ;PAGESIZEB jest rozmiarem strony w bajtach, nie w słowach
.org SMALLBOOTSTART
Write_page:
  ; Wymazywanie strony
  ldi spmcrval, (1<<PGERS) | (1<<SPMEN)
  rcall Do_spm
  ; Ponowne uaktywnienie sekcji RWW
  ldi spmcrval, (1<<RWWSRE) | (1<<SPMEN)
  rcall Do_spm
  ; Przenieś dane z RAM do bufora strony FLASH
  ldi looplo, low(PAGESIZEB) ;Inicjuj zmienną pętli
  ldi loophi, high(PAGESIZEB) ;Niepotrzebne dla PAGESIZEB<=256
Wrloop:
  ld r0, Y+
  ld r1, Y+
  ldi spmcrval, (1<<SPMEN)
  rcall Do_spm
  adiw ZH:ZL, 2
  sbiw loophi:looplo, 2 ;Użyj subi dla PAGESIZEB<=256
  brne Wrloop
  ; Wykonaj zapis strony
  subi ZL, low(PAGESIZEB) ;Odtwórz wskaźnik
  sbci ZH, high(PAGESIZEB) ;Niepotrzebne dla PAGESIZEB<=256
  ldi spmcrval, (1<<PGWRT) | (1<<SPMEN)
  rcall Do_spm
  ; Ponowne uaktywnienie sekcji RWW
  ldi spmcrval, (1<<RWWSRE) | (1<<SPMEN)
  rcall Do_spm
  ; Odczytaj z powrotem i sprawdź, opcjonalne
  ldi looplo, low(PAGESIZEB) ;Inicjuj zmienną pętli
  ldi loophi, high(PAGESIZEB) ;Niepotrzebne dla PAGESIZEB<=256
  subi YL, low(PAGESIZEB) ;Odtwórz wskaźnik
  sbci YH, high(PAGESIZEB)
Rdloop:
  lpm r0, Z+
  ld r1, Y+
  cpse r0, r1
  rjmp Error
  sbiw loophi:looplo, 1 ;Użyj subi dla PAGESIZEB<=256
  brne Rdloop
  ; Wróć do sekcji RWW
  ; Sprawdź, czy odczyt sekcji RWW jest bezpieczny
Return:
  in temp1, SPMCR
  sbrs temp1, RWWSB ;Jeśli bit RWWSB jest ustawiony, sekcja RWW nie jest jeszcze gotowa
  ret
  ; Ponowne uaktywnienie sekcji RWW
  ldi spmcrval, (1<<RWWSRE) | (1<<SPMEN)
  rcall Do_spm
  rjmp Return
Do_spm:
  ; Sprawdź zakończenie poprzedniej instrukcji SPM
Wait_spm:
  in temp1, SPMCR
  sbrc temp1, SPMEN
  rjmp Wait_spm
  ; Wejście: spmcrval określa działanie SPM
  ; Wyłącz przerwania, jeśli są włączone, zachowaj stan
  in temp2, SREG
  cli
  ; Sprawdź, iż nie następuje zapis do EEPROM
Wait_ee:
  sbic EECR, EEWE
  rjmp Wait_ee
  ; Sekwencja czasowa SPM
  out SPMCR, spmcrval
  spm
  ; Odtwórz SREG (aby włączyć przerwania, jeśli oryginalnie były włączone)
  out SREG, temp2
  ret

Parametry boot-loadera w ATmega32

Poniższe tabele podają parametry używane w opisach samoprogramowania.

Konfiguracja rozmiaru sekcji boot-loadera

Granica sekcji RWW

Wyjaśnienie różnych zmiennych używanych do opisu dostępu do pamięci FLASH przy pomocy wskaźnika Z