Mikrokontrolery

Termin Input Capture oznacza reakcję na zdarzenia, które mogą się pojawić w trakcie pracy mikrokontrolera. Reakcja ta polega na zapisaniu czasu wystąpienia tego zdarzenia, czyli na Rejestracji Czasu Zdarzenia Wejściowego. Odbywa się to w ten sposób, iż w momencie wykrycia zdarzenia (np. zmiany poziomu sygnału na określonej końcówce mikrokontrolera) następuje zapamiętanie w osobnym rejestrze stanu timera/licznika (stąd słowo Capture, które po angielsku oznacza "przechwycenie" lub "zarejestrowanie"). Stan ten jest znacznikiem czasu (ang. time-stamp), w którym wystąpiło zdarzenie i może być w różny sposób wykorzystywany w aplikacji.

Termin Output Compare odnosi się do zmiany stanu wybranej końcówki, jeśli wewnętrzny licznik odmierzy odpowiedni czas. Odbywa się to w ten sposób, iż stan licznika jest porównywany z rejestrem przechowującym znacznik czasu. Gdy licznik osiągnie wartość znacznika czasu, występuje zgodność porównania (ang. Compare Match) i w tym momencie mikrokontroler może wykonać różne operacje, np. zmienić stan logiczny określonej końcówki. Pozwala to generować różne przebiegi czasowe.

Wszystkie porty AVR posiadają możliwość pracy jako wejście lub wyjście danych, gdy używa się ich jako ogólne, cyfrowe porty wejścia/wyjścia. Oznacza to, iż kierunek pracy jednego portu (wejście lub wyjście) można zmieniać bez ryzyka niezamierzonej zmiany kierunku innych portów za pomocą instrukcji SBI i CBI. To samo dotyczy stanów wyjściowych (jeśli dany port pracuje jako wyjście) lub włączania/wyłączania oporników podciągających (ang. pull-up resistors). Każdy z buforów wyjściowych posiada symetryczne Parametry obciążenia z możliwością pochłaniania lub wyprowadzania prądu. Porty posiadają wystarczającą obciążalność do sterowania bezpośrednio wyświetlaczami LED. Wszystkie porty posiadają indywidualnie wybierane oporniki podciągające o oporności niezależnej od napięcia zasilającego. Wszystkie końcówki we/wy posiadają diody zabezpieczające zarówno do V_CC jak i do masy, co zaznaczono na rysunku poniżej. Kompletną listę parametrów znajdziesz w rozdziale "Parametry elektryczne".

Wszystkie rejestry i odwołania do bitów w tym rozdziale są zapisane w sposób ogólny. Mała litera “x” reprezentuje literową nazwę portu, a mała litera "n" reprezentuje numer bitu. Jednakże, gdy stosuje się definicje rejestru lub bitu w programie, należy stosować precyzyjną postać nazwy. Na przykład PORTB3 dla bitu nr 3 w porcie B, tutaj ogólnie zapisanego jako PORTxn. Fizyczne rejestry we/wy i pozycje ich bitów opisane są dalej w tym rozdziale.

Dla każdego portu przydzielone są trzy adresy w pamięci we/wy, po jednym dla rejestru danych – PORTx (ang. Data Register), dla rejestru kierunku danych – DDRx (ang. Data Direction Register)   i dla rejestru portu wejściowego – PINx (ang. Port Input Pins). Rejestr portu wejściowego znajduje się w komórce pamięci we/wy, której zawartość można tylko odczytywać, natomiast pozostałe komórki portów danych i można odczytywać i zapisywać. Dodatkowo bit wyłączania oporników podciągających PUD (ang. Pull-up Disable) w rejestrze SFIOR po ustawieniu na jeden wyłącza funkcję podciągania dla wszystkich końcówek  we wszystkich portach.

Użycie portu we/wy jako ogólnego portu cyfrowego opisane jest w następnym podrozdziale. Większość końcówek portów jest multipleksowana z alternatywnymi funkcjami mikrokontrolera, co opisano w podrozdziale "Alternatywne funkcje Portu". Opis tych funkcji znajdziesz w dalszych rozdziałach.

Zauważ, iż włączenie alternatywnej funkcji na niektórych wyprowadzeniach portu nie wpływa na używanie innych wyprowadzeń w porcie jako ogólnego cyfrowego we/wy.

Uwaga: 1. WPx, WDx, RRx, RPx, i RDx są wspólne dla wszystkich końcówek w obrębie tego samego portu. clk_I/O, SLEEP i PUD są wspólne dla wszystkich portów.

Konfigurowanie końcówki

Każda końcówka portu składa się z trzech bitów rejestrowych: DDxn, PORTxn i PINxn. Jak pokazano w podrozdziale "Opis rejestrów" bity DDxn są dostępne pod adresem we/wy DDRx, bity PORTxn pod adresem we/wy PORTx, a bity PINxn pod adresem we/wy PINx.

Bit DDxn w rejestrze DDRx wybiera kierunek pracy tej końcówki. Jeśli w DDxn jest zapisany stan logiczny 1, to Pxn zostaje skonfigurowane jako wyjście. Jeśli DDxn jest wyzerowane,, Pxn jest skonfigurowane jako końcówka wejścia.

Jeśli w PORTxn zostanie zapisany stan logiczny 1, gdy ta końcówka pracuje jako wejście, to uaktywniony będzie opornik podciągający. Aby wyłączyć opornik podciągający, należy wpisać do PORTxn zero lub skonfigurować tę końcówkę jako końcówkę wyjścia. Gdy warunek resetu staje się aktywny, końcówki portu przechodzą w stan wysokiej rezystancji, nawet jeśli nie pracuje żaden zegar.

Jeśli w PORTxn zostanie zapisany stan logiczny 1, gdy końcówka ta jest skonfigurowana jako końcówka wyjścia, to zostaje ona wysterowana w stan wysoki 1. Jeśli do PORTxn zostanie wpisane zero logiczne, gdy końcówka pracuje jako wyjście, to zostanie ona wysterowana w stan niski 0.

Gdy występuje przełączenie pomiędzy stanem wysokiej impedancji ({DDxn, PORTxn} = 0b00) a wyjściem w stanie wysokim 1 ({DDxn, PORTxn} = 0b11), musi pojawić się stan pośredni albo z włączonym opornikiem podciągającym ({DDxn, PORTxn} = 0b01), albo z wyjściem w stanie niskim ({DDxn, PORTxn} = 0b10). Zwykle stan z włączonym opornikiem podciągającym jest w pełni akceptowalny, ponieważ środowisko z wysoką impedancją nie zauważy różnicy pomiędzy mocnym wysterowaniem w stan wysoki a podciągnięciem za pomocą opornika. Jeśli tak nie jest, to można ustawić bit PUD w rejestrze SFIOR w celu wyłączenia oporników podciągających we wszystkich portach.

Przełączenie pomiędzy wejściem z podciąganiem oraz wyjściem w stanie niskim daje ten sam problem. Użytkownik musi użyć albo stanu wysokiej impedancji ({DDxn, PORTxn} = 0b00), albo wysokiego stanu wyjściowego ({DDxn, PORTxn} = 0b11) w kroku pośrednim. Poniższa tabela podsumowuje sygnały sterujące dla wartości sygnału na końcówce portu:

Odczyt wartości końcówki

Niezależnie od ustawienia bitu kierunku danych DDxn końcówka portu może być odczytywana poprzez bit rejestrowy PINxn. Jak pokazano na schemacie z początku podrozdziału bit rejestrowy PINxn i poprzedzający go przerzutnik latch tworzą synchronizator. Jest on potrzebny, aby uniknąć metastabilności, jeśli fizyczna końcówka zmienia wartość w pobliżu zbocza wewnętrznego zegar, lecz wprowadza on również pewne opóźnienie.

Poniższy rysunek pokazuje wykres czasowy synchronizacji, gdy odczytywany jest stan logiczny przykładany zewnętrznie do końcówki portu. Maksymalne i minimalne czasy opóźnień propagacyjnych są oznaczone odpowiednio jako t_pd,max i t_pd,min.

Rozważmy sytuację, gdy okres zegarowy rozpoczyna się tuż za pierwszą opadającą krawędzią zegara systemowego. Przerzutnik latch jest zatrzaśnięty przy niskim poziomie sygnału zegarowego, a staje się przezroczysty (na wyjściu pojawia się sygnał z wejścia D), gdy sygnał zegara przyjmuje stan wysoki, co pokazuje na powyższym wykresie zakreskowany na czerwono obszar. Gdy sygnał zegara wróci do stanu niskiego, wartość sygnału z wejścia zostaje zatrzaśnięta w przerzutniku latch. Przy następnej krawędzi narastającej zegara stan wyjścia Q przerzutnika latch zostaje przepisany do bitu rejestru PINxn. Jak pokazują czasy t_pd,max i t_pd,min, przejście sygnału z końcówki do bitu portu PINxn będzie opóźnione o czas pomiędzy ½ a 1½ okresu zegara systemu.

Gdy odczytywana jest wartość końcówki portu ustawiona programowo, należy wstawić instrukcję NOP, jak pokazano na poniższym wykresie. Instrukcja OUT ustawia przerzutnik latch przy dodatniej krawędzi zegara (przejście z 0 na 1). W tym przypadku opóźnienie t_pd wprowadzane przez synchronizator wynosi jeden okres zegara systemowego.

Poniższy przykład kodu pokazuje, jak ustawić końcówki portu B 0 i 1 w stan wysoki, 2 i 3 w stan niski, i zdefiniować końcówki 4...7 jako wejścia z opornikiem podciągającym podpiętym do końcówek 6 i 7. Końcówki są odczytywane z powrotem, lecz jak przedyskutowano poprzednio, została wstawiona instrukcja NOP, aby móc odczytać wartość poprzednio przypisaną do niektórych z końcówek.

Przykład w kodzie maszynowym(1)

... ; Zdefiniuj podciąganie i ustaw wyjścia w stan wysoki ; Zdefiniuj kierunki dla końcówek portu ldi r16,(1<<PB7)|(1<<PB6)|(1<<PB1)|(1<<PB0) ldi r17,(1<<DDB3)|(1<<DDB2)|(1<<DDB1)|(1<<DDB0) out PORTB,r16 out DDRB,r17 ; Wstaw NOP dla synchronizacji nop ; Odczytaj końcówki portu in r16,PINB ...

Przykład w języku C

unsigned char i; ... /* Zdefiniuj podciąganie i ustaw wyjścia w stan wysoki */ /* Zdefiniuj kierunki dla końcówek portu */ PORTB = (1<<PB7)|(1<<PB6)|(1<<PB1)|(1<<PB0); DDRB = (1<<DDB3)|(1<<DDB2)|(1<<DDB1)|(1<<DDB0); /* Wstaw NOP dla synchronizacji */ _NOP(); /* Odczytaj końcówki portu */ i = PINB; ...

Uwaga:

1.

W programie asemblerowym używane są dwa rejestry tymczasowe w celu zminimalizowania czasu użycia oporników podciągających na końcówkach 0, 1, 6 i 7, aż zostaną właściwie ustawione bity kierunku, definiując bity 2 i 3 jako stan niski oraz redefiniując bity 0 i 1 jako mocno wysterowane w stan wysoki.

Uaktywnienienie wejścia cyfrowego a tryby uśpienia

Jak pokazano na schemacie z początku rozdziału, wejściowy sygnał cyfrowy może zostać zwarty do masy przed wejściem bramki Schmitta:

Sygnał oznaczony na tym rysunku jako SLEEP jest ustawiany przez sterownik usypiania mikrokontrolera w trybie wyłączania napięcia (ang. Power-down Mode), w trybie oszczędzania energii (ang. Power-save Mode), w trybie gotowości (ang. Stand-by Mode) i w trybie rozszerzonej gotowości (ang. Extended Stand-by Mode), aby uniknąć wysokiego poboru energii, jeśli jakieś sygnały wejściowe pozostawiono w stanie pośrednim np. w pobliżu wartości analogowej V_CC/2.

Sygnał SLEEP zostaje anulowany dla końcówek portu aktywowanych jako końcówki przerwań zewnętrznych. Jeśli żądanie przerwania zewnętrznego nie jest włączone, to sygnał SLEEP jest aktywny również dla tych końcówek. Sygnał SLEEP jest również anulowany przez różne inne funkcje alternatywne, jak opisano w kolejnym podrozdziale.

Jeśli wysoki stan logiczny utrzymuje się na końcówce asynchronicznego przerwania zewnętrznego skonfigurowanej jako "przerwanie przy narastającym zboczu, opadającym zboczu lub zmianie stanu końcówki", gdy przerwanie zewnętrzne nie jest uaktywnione, to odpowiadający tej końcówce znacznik przerwania zewnętrznego zostanie ustawiony, gdy mikrokontroler wybudzi się z powyżej wspomnianego trybu uśpienia, ponieważ zwarcie do masy w tych trybach uśpienia powoduje zmianę stanu logicznego.

Niepodłączone końcówki

Jeśli niektóre końcówki są nieużywane, to zaleca się, aby te końcówki posiadały zdefiniowany poziom. Nawet jeśli większość wejść cyfrowych jest wyłączona w głębokich trybach uśpienia, jak opisano powyżej, niepodłączonych wejść należy unikać, aby zmniejszyć pobór prądu we wszystkich innych trybach, gdzie cyfrowe wejścia są włączone (reset, tryb aktywny i tryb bezczynności).

Najprostszą metodą zapewnienia zdefiniowanego poziomu nieużywanej końcówki jest włączenie wewnętrznych oporników podciągających. W tym wypadku opornik podciągający będzie wyłączony podczas resetu. Jeśli niski pobór prądu podczas resetu jest ważny, to zaleca się użycie zewnętrznych oporników podciągających w górę lub w dół (dołączonych do Vcc lub do GND). Nie jest zalecane bezpośrednie podłączanie nieużywanych końcówek do Vcc lub do GND, ponieważ może to spowodować pobór nadmiernego prądu, jeśli końcówka zostanie przypadkowo skonfigurowana jako wyjście.

Ilustracja na powyższym obrazku służy jako ogólny opis, który odnosi się do wszystkich końcówek portów w rodzinie mikrokontrolerów AVR. Niektóre sygnały anulujące mogą nie występować we wszystkich końcówkach portów.

Poniższa tabela podsumowuje funkcje sygnałów anulujących. Indeksy końcówek i portów z obrazka powyżej nie będą pokazywane w następnych tabelach. Sygnały anulujące są generowane wewnętrznie w modułach posiadających alternatywną funkcję.

Kolejne podrozdziały krótko opisują alternatywne funkcje dla każdego portu oraz łączą sygnały anulujące z tymi funkcjami. Więcej szczegółów znajdziesz w opisie funkcji alternatywnych w dalszych rozdziałach.

SFIOR – Special Function IO Register – Rejestr funkcji specjalnych

Bit 2 – PUD: Pull-up Disable – Wyłączenie oporników podciągających

Gdy ten bit zostanie zapisany logiczną jedynką, oporniki podciągające w portach we/wy są wyłączone, nawet jeśli rejestry DDxn i PORTxn skonfigurowano do włączenia tych oporników ({DDxn, PORTxn} = 0b01). Zobacz do podrozdziału "Konfigurowanie końcówki".

Alternatywne funkcje portu A

Alternatywną funkcją portu A są wejścia analogowe dla przetwornika A/C. Jeśli niektóre z końcówek portu A są skonfigurowane jako wyjścia, to ważne jest, aby na nich nie występowało przełączanie poziomów logicznych podczas trwania konwersji w przetworniku A/C. To mogłoby zafałszować wynik konwersji.

Poniższe tabele odwzorowują funkcje alternatywne portu A w zależności od sygnałów sterujących.

Alternatywne funkcje portu B

Alternatywna konfiguracja końcówek portu B jest następująca:

SCK – Port B, Bit 7

SCK: wyjście zegarowe z układu Master, końcówka wejścia zegarowego układu Slave dla kanału SPI. Gdy moduł SPI zostanie włączony w trybie Slave, to końcówka ta zostaje automatycznie skonfigurowana jako wejście bez względu na ustawienie bitu DDB7 w rejestrze kierunku danych portu B – DDRB. Gdy SPI pracuje w trybie Master, to kierunek danych tej końcówki jest kontrolowany przez bit DDB7. Gdy końcówka ma wymuszoną przez SPI pracę w trybie wejścia, to jej opornik podciągający można wciąż kontrolować bitem PORTB7 rejestru PORTB.

MISO – Port B, Bit 6

MISO: wejście danych SPI dla układu Master, wyjście danych dla układu Slave w kanale SPI (ang. Master Data input, Slave Data output pin). Gdy moduł SPI zostaje włączony w trybie Master, końcówka ta staje się wejściem bez względu na ustawienie bitu DDB6 w rejestrze kierunku danych portu B – DDRB. Gdy SPI pracuje w trybie Slave, kierunek przesyłu danych na tej końcówce jest kontrolowany bitem DDB6. Gdy końcówka jest wymuszana przez SPI do pracy jako wejście, opornik podciągający wciąż można kontrolować bitem PORTB6 rejestru PORTB.

MOSI – Port B, Bit 5

MOSI: Wyjście danych SPI dla układu Master, wejście danych dla układu Slave w kanale SPI (ang. Master Data output, Slave Data input). Gdy moduł SPI jest uaktywniony w trybie Slave, końcówka ta zostaje skonfigurowana jako wejście niezależnie od ustawienia bitu DDB5 w rejestrze kierunku danych portu B – DDRB. Gdy SPI pracuje w trybie Master, kierunek danych tej końcówki jest kontrolowany bitem DDB5. Gdy końcówka jest zmuszona przez SPI do pracy jako wejście, opornik podciągający wciąż można kontrolować bitem PORTB5 rejestru PORTB.

SS – Port B, Bit 4

SS:Wejście wyboru układu Slave (ang. Slave Select).  Gdy moduł SPI jest uaktywniony w trybie Slave, końcówka ta zostaje skonfigurowana jako wejście niezależnie od ustawienia bitu DDB4 w rejestrze kierunku danych portu B – DDRB. W trybie Slave moduł SPI zostaje uaktywniony, gdy końcówka ta zostaje wysterowana stanem niskim. Gdy SPI pracuje w trybie Master, kierunek danych tej końcówki jest kontrolowany bitem DDB4. Gdy końcówka jest zmuszona przez SPI do pracy jako wejście, opornik podciągający wciąż można kontrolować bitem PORTB4 rejestru PORTB.

AIN1/OC0 – Port B, Bit 3

AIN1: Wejście odwracające komparatora analogowego (ang. Analog Comparator Negative Input). Skonfiguruj końcówkę portu jako wejście z odłączonym opornikiem podciągającym, aby uniknąć wpływu cyfrowej funkcji portu na działanie komparatora analogowego.

OC0: Wyjście zgodności Output Compare. Końcówka PB3 może służyć jako zewnętrzne wyjście zgodności porównania w timerze/liczniku 0. Końcówkę należy skonfigurować jako wyjście (ustawiony bit DDB3), aby służyła tej funkcji. Końcówka OC0 jest również końcówką wyjściową dla funkcji trybu PWM timera.

AIN0/INT2 – Port B, Bit 2

AIN0: Wejście nieodwracające komparatora analogowego (ang. Analog Comparator Positive Input). Skonfiguruj końcówkę portu jako wejście z odłączonym opornikiem podciągającym, aby uniknąć wpływu cyfrowej funkcji portu na działanie komparatora analogowego.

INT2: Zewnętrzne źródło przerwania 2 (ang. External Interrupt Source 2). Końcówka PB2 może służyć jako źródło przerwania zewnętrznego dla mikrokontrolera.

T1 – Port B, Bit 1

T1: Źródło impulsów do zliczania dla timera/licznika 1 (ang. Timer/Counter1 Counter Source).

T0/XCK – Port B, Bit 0

T0: Źródło impulsów do zliczania dla timera/licznika 0 (ang. Timer/Counter0 Counter Source).

XCK: Zewnętrzny zegar modułu USART (ang. USART External Clock). Bit DDB0 rejestru kierunku danych DDRB kontroluje czy zegar jest wyprowadzany (bit DDB0 ustawiony), czy wprowadzany (bit DDB0 wyzerowany). Końcówka XCK jest aktywna tylko wtedy, gdy moduł USART pracuje w trybie synchronicznym.

Poniższe tabelki relacje pomiędzy alternatywnymi funkcjami portu B a sygnałami anulującymi pokazanymi na rysunku z początku podrozdziału. Wejście SPI MSTR i wyjście SPI SLAVE tworzą sygnał MISO, natomiast MOSI jest rozdzielony na wyjście SPI MSTR i wejście SPI SLAVE.

Poniższe tabele odwzorowują funkcje alternatywne portu B w zależności od sygnałów sterujących.

Alternatywne funkcje portu C

Końcówki portu C z alternatywnymi funkcjami pokazuje poniższa tabelka. Jeśli został włączony interfejs JTAG, uaktywniane są oporniki podciągające na końcówkach PC5(TDI), PC3(TMS) i PC2(TCK), nawet jeśli wystąpi reset.

Alternatywna konfiguracja końcówek portu C jest następująca:

TOSC2 – Port C, Bit 7

TOSC2, Końcówka 2 oscylatora timera. Gdy bit AS2 w rejestrze ASSR jest ustawiony w celu włączenia asynchronicznego taktowania timera/licznika 2, końcówka PC7 zostaje odłączona od portu i staje się wejściem odwracającym wzmacniacza oscylatora. W tym trybie oscylator kwarcowy jest podłączony do tej końcówki i nie może ona być używana jako końcówka we/wy.

TOSC1 – Port C, Bit 6

TOSC1: Końcówka 1 oscylatora timera. Gdy bit AS2 w rejestrze ASSR jest ustawiony w celu włączenia asynchronicznego taktowania timera/licznika 2, końcówka PC6 zostaje odłączona od portu i staje się wejściem odwracającym wzmacniacza oscylatora. W tym trybie oscylator kwarcowy jest podłączony do tej końcówki i nie może ona być używana jako końcówka we/wy.

TDI – Port C, Bit 5

TDI: Wejście danych testowych JTAG. Szeregowe dane wejściowe do wsunięcia do rejestru instrukcji lub do rejestru danych (łańcuchy skanowania). Gdy zostanie włączony interfejs JTAG, końcówka ta nie może być używana jako końcówka we/wy.

TDO – Port C, Bit 4

TDO: Wyjście danych testowych JTAG. Szeregowe dane wyjściowe z rejestru instrukcji lub z rejestru danych. Gdy zostanie włączony interfejs JTAG, końcówka ta nie może być używana jako końcówka we/wy. Końcówka TD0 znajduje się w stanie wysokiej impedancji, aż TAP potwierdzi wprowadzenie danych do wysunięcia.

TMS – Port C, Bit 3

TMS: Wybór trybu testowego JTAG. Ta końcówka jest używana do nawigacji poprzez automat stanu TAP kontrolera. Gdy interfejs JTAG zostaje uaktywniony, końcówki nie można używać jako końcówki we/wy.

TCK – Port C, Bit 2

TCK: Zegar testowy JTAG. Działanie JTAG jest synchroniczne z TCK. Gdy interfejs JTAG zostaje uaktywniony, końcówki nie można używać jako końcówki we/wy.

SDA – Port C, Bit 1

SDA: Dane 2-przewodowego interfejsu szeregowego. Gdy zostanie ustawiony bit TWEN w rejestrze TWCR w celu włączenia 2-przewodowego interfejsu szeregowego (ang. Two-wire Serial Interface), końcówka PC1 jest odłączana od portu i staje się końcówką we/wy danych szeregowych 2-przewodowego interfejsu szeregowego. W tym trybie końcówka otrzymuje filtr zakłóceń impulsowych, który eliminuje w sygnale wejściowym szpilki krótsze niż 50 ns, a końcówka jest wysterowywana przez drajwer z otwartym drenem z ograniczeniem szybkości zmian. Gdy końcówka jest wykorzystywana przez 2-przewodowy interfejs szeregowy, opornik podciągający wciąż można kontrolować bitem PORTC1 rejestru PORTC.

SCL – Port C, Bit 0

SCL: Zegar 2-przewodowego interfejsu szeregowego. Gdy zostanie ustawiony bit TWEN w rejestrze TWCR w celu włączenia 2-przewodowego interfejsu szeregowego, końcówka PC0 zostaje odłączona od portu i staje się końcówką we/wy zegara szeregowego. W tym trybie końcówka otrzymuje filtr zakłóceń impulsowych, który eliminuje w sygnale wejściowym szpilki krótsze niż 50 ns, a końcówka jest wysterowywana przez drajwer z otwartym drenem z ograniczeniem szybkości zmian. Gdy końcówka jest wykorzystywana przez 2-przewodowy interfejs szeregowy, opornik podciągający wciąż można kontrolować bitem PORTC0 rejestru PORTC.

Poniższe tabele odwzorowują funkcje alternatywne portu C w zależności od sygnałów sterujących.

Alternatywne funkcje portu D

Końcówki portu D z alternatywnymi funkcjami pokazuje poniższa tabelka.

Alternatywna konfiguracja końcówek portu D jest następująca:

OC2 – Port D, Bit 7

OC2: Wyjście zgodności porównania dla Output Compare w timerze/liczniku 2. Końcówka PD7 może służyć jako zewnętrzne wyjście dla Output Compare timera/licznika 2. Końcówkę należy skonfigurować jako wyjście (ustawiony bit DDD7 w rejestrze DDRD), aby służyła tej funkcji. Końcówka OC2 jest również końcówką wyjściową dla funkcji trybu PWM timera.

ICP1 – Port D, Bit 6

ICP1: Końcówka Input Capture. Końcówka PD6 może grać rolę końcówki Input Capture dla  timera/licznika 1.

OC1A – Port D, Bit 5

OC1A: Wyjście zgodności Output Compare A. Końcówka PD5 może służyć jako zewnętrzne wyjście Output Compare A timera/licznika 1. Końcówkę należy skonfigurować jako wyjście (ustawiony bit DDD5 w rejestrze DDRD), aby służyła tej funkcji. Końcówka OC1A jest również końcówką wyjściową dla funkcji trybu PWM timera.

OC1B – Port D, Bit 4

OC1B: Wyjście zgodności Output Compare B. Końcówka PD4 może służyć jako zewnętrzne wyjście Output Compare B timera/licznika 1. Końcówkę należy skonfigurować jako wyjście (ustawiony bit DDD4 w rejestrze DDRD), aby służyła tej funkcji. Końcówka OC1B jest również końcówką wyjściową dla funkcji trybu PWM timera.

INT1 – Port D, Bit 3

INT1: Źródło 1 przerwania zewnętrznego: końcówka PD3 może służyć jako źródło przerwań zewnętrznych.

INT0 – Port D, Bit 2

INT0: Źródło 0 przerwania zewnętrznego: końcówka PD2 może służyć jako źródło przerwań zewnętrznych.

TXD – Port D, Bit 1

TXD: Dane transmitowane (końcówka wyjścia danych dla USART). Gdy zostanie włączony nadajnik USART, końcówka ta będzie skonfigurowana jako wyjście bez względu na wartość bitu DDD1 rejestru DDRD.

RXD – Port D, Bit 0

RXD: Dane odbierane (końcówka wejścia danych dla USART). Gdy zostanie włączony odbiornik USART, końcówka ta będzie skonfigurowana jako wejście bez względu na wartość bitu DDD0  rejestru DDRD. Gdy USART wymusza tryb pracy końcówki jako wejście, opornik podciągający można wciąż kontrolować bitem PORTD0 rejestru PORTD.

Poniższe tabele odwzorowują funkcje alternatywne portu D w zależności od sygnałów sterujących.

PORTA – Port A Data Register – Rejestr danych portu A

DDRA – Port A Data Direction Register – Rejestr kierunku danych portu A

PINA – Port A Input Pins Address – Adres stanu końcówek wejściowych portu A

PORTB – Port B Data Register – Rejestr danych portu B

DDRB – Port B Data Direction Register – Rejestr kierunku danych portu B

PINB – Port B Input Pins Address – Adres stanu końcówek wejściowych portu B

PORTC – Port C Data Register – Rejestr danych portu C

DDRC – Port C Data Direction Register – Rejestr kierunku danych portu C

PINC – Port C Input Pins Address – Adres stanu końcówek wejściowych portu C

PORTD – Port D Data Register – Rejestr danych portu D

DDRD – Port D Data Direction Register – Rejestr kierunku danych portu D

PIND – Port D Input Pins Address – Adres stanu końcówek wejściowych portu D