Mikrokontrolery

W rozdziale pojawiają się terminy angielskie Input Capture oraz Output Compare. Nie tłumaczyłem ich, ponieważ w języku polskim brak jest dobrych odpowiedników.

Termin Input Capture oznacza reakcję na zdarzenia, które mogą się pojawić w trakcie pracy mikrokontrolera. Reakcja ta polega na zapisaniu czasu wystąpienia tego zdarzenia, czyli na Rejestracji Czasu Zdarzenia Wejściowego. Odbywa się to w ten sposób, iż w momencie wykrycia zdarzenia (np. zmiany poziomu sygnału na określonej końcówce mikrokontrolera) następuje zapamiętanie w osobnym rejestrze stanu timera/licznika (stąd słowo Capture, które po angielsku oznacza "przechwycenie" lub "zarejestrowanie"). Stan ten jest znacznikiem czasu (ang. time-stamp), w którym wystąpiło zdarzenie i może być w różny sposób wykorzystywany w aplikacji.

Termin Output Compare odnosi się do zmiany stanu wybranej końcówki, jeśli wewnętrzny licznik odmierzy odpowiedni czas. Odbywa się to w ten sposób, iż stan licznika jest porównywany z rejestrem przechowującym znacznik czasu. Gdy licznik osiągnie wartość znacznika czasu, występuje zgodność porównania (ang. Compare Match) i w tym momencie mikrokontroler może wykonać różne operacje, np. zmienić stan logiczny określonej końcówki. Pozwala to generować różne przebiegi czasowe.

Wszystkie porty AVR posiadają możliwość pracy jako wejście lub wyjście danych, gdy używa się ich jako ogólne, cyfrowe porty wejścia/wyjścia. Oznacza to, iż kierunek pracy jednego portu (wejście lub wyjście) można zmieniać bez ryzyka niezamierzonej zmiany kierunku innych portów za pomocą instrukcji SBI i CBI. To samo dotyczy stanów wyjściowych (jeśli dany port pracuje jako wyjście) lub włączania/wyłączania oporników podciągających (ang. pull-up resistors). Każdy z buforów wyjściowych posiada symetryczne Parametry obciążenia z możliwością pochłaniania lub wyprowadzania prądu. Porty posiadają wystarczającą obciążalność do sterowania bezpośrednio wyświetlaczami LED. Wszystkie porty posiadają indywidualnie wybierane oporniki podciągające o oporności niezależnej od napięcia zasilającego. Wszystkie końcówki we/wy posiadają diody zabezpieczające zarówno do V_CC jak i do masy, co zaznaczono na rysunku poniżej. Kompletną listę parametrów znajdziesz w rozdziale "Parametry elektryczne: T_A = -40°C do 85°C".

Wszystkie rejestry i odwołania do bitów w tym rozdziale są zapisane w sposób ogólny. Mała litera “x” reprezentuje literową nazwę portu, a mała litera "n" reprezentuje numer bitu. Jednakże, gdy stosuje się definicje rejestru lub bitu w programie, należy stosować precyzyjną postać nazwy. Na przykład PORTB3 dla bitu nr 3 w porcie B, tutaj ogólnie zapisanego jako PORTxn. Fizyczne rejestry we/wy i pozycje ich bitów opisane są dalej w tym rozdziale.

Dla każdego portu przydzielone są trzy adresy w pamięci we/wy, po jednym dla rejestru danych – PORTx (ang. Data Register), dla rejestru kierunku danych – DDRx (ang. Data Direction Register)   i dla rejestru portu wejściowego – PINx (ang. Port Input Pins). Rejestr portu wejściowego znajduje się w komórce pamięci we/wy, której zawartość można tylko odczytywać, natomiast pozostałe komórki portów danych i można odczytywać i zapisywać. Jednakże zapis bitu o wartości 1 do bitu PINnx spowoduje odwrócenie stanu logicznego odpowiadającego mu bitu PORTxn w rejestrze danych. Dodatkowo bit wyłączania oporników podciągających (ang. Pull-up Disable, PUD w MCUCR) wyłącza funkcję podciągania dla wszystkich końcówek portów, jeśli został ustawiony.

Użycie portu we/wy jako ogólnego portu cyfrowego opisane jest w następnym podrozdziale. Większość końcówek portów jest multipleksowana z alternatywnymi funkcjami mikrokontrolera, co opisano w podrozdziale "Alternatywne funkcje Portu". Opis tych funkcji znajdziesz w dalszych rozdziałach.

Zauważ, iż włączenie alternatywnej funkcji na niektórych wyprowadzeniach portu nie wpływa na używanie innych wyprowadzeń w porcie jako ogólnego cyfrowego we/wy.

Porty są dwukierunkowymi portami we/wy z opcjonalnymi, wewnętrznymi opornikami podciągającymi. Poniższy rysunek pokazuje funkcjonalny opis jednej z końcówek portu we/wy, tutaj ogólnie zwanej Pxn:

Uwaga: 1. WPx, WDx, RRx, RPx, i RDx są wspólne dla wszystkich końcówek w obrębie tego samego portu. clk_I/O, SLEEP i PUD są wspólne dla wszystkich portów.

---

Konfigurowanie końcówki

Każda końcówka portu składa się z trzech bitów rejestrowych: DDxn, PORTxn i PINxn. Jak pokazano w podrozdziale "Opis rejestrów" bity DDxn są dostępne pod adresem we/wy DDRx, bity PORTxn pod adresem we/wy PORTx, a bity PINxn pod adresem we/wy PINx.

Bit DDxn w rejestrze DDRx wybiera kierunek pracy tej końcówki. Jeśli w DDxn jest zapisany stan logiczny 1, to Pxn zostaje skonfigurowane jako wyjście. Jeśli DDxn jest wyzerowane,, Pxn jest skonfigurowane jako końcówka wejścia.

Jeśli w PORTxn zostanie zapisany stan logiczny 1, gdy ta końcówka pracuje jako wejście, to uaktywniony będzie opornik podciągający. Aby wyłączyć opornik podciągający, należy wpisać do PORTxn zero lub skonfigurować tę końcówkę jako końcówkę wyjścia. Gdy warunek resetu staje się aktywny, końcówki portu przechodzą w stan wysokiej rezystancji, nawet jeśli nie pracuje żaden zegar.

Jeśli w PORTxn zostanie zapisany stan logiczny 1, gdy końcówka ta jest skonfigurowana jako końcówka wyjścia, to zostaje ona wysterowana w stan wysoki 1. Jeśli do PORTxn zostanie wpisane zero logiczne, gdy końcówka pracuje jako wyjście, to zostanie ona wysterowana w stan niski 0.

Gdy występuje przełączenie pomiędzy stanem wysokiej impedancji ({DDxn, PORTxn} = 0b00) a wyjściem w stanie wysokim 1 ({DDxn, PORTxn} = 0b11), musi pojawić się stan pośredni albo z włączonym opornikiem podciągającym ({DDxn, PORTxn} = 0b01), albo z wyjściem w stanie niskim ({DDxn, PORTxn} = 0b10). Zwykle stan z włączonym opornikiem podciągającym jest w pełni akceptowalny, ponieważ środowisko z wysoką impedancją nie zauważy różnicy pomiędzy mocnym wysterowaniem w stan wysoki a podciągnięciem za pomocą opornika. Jeśli tak nie jest, to można ustawić bit PUD w rejestrze SFIOR w celu wyłączenia oporników podciągających we wszystkich portach.

Przełączenie pomiędzy wejściem z podciąganiem oraz wyjściem w stanie niskim daje ten sam problem. Użytkownik musi użyć albo stanu wysokiej impedancji ({DDxn, PORTxn} = 0b00), albo wysokiego stanu wyjściowego ({DDxn, PORTxn} = 0b10) w kroku pośrednim. Poniższa tabela podsumowuje sygnały sterujące dla wartości sygnału na końcówce portu:

Odczyt wartości końcówki

Niezależnie od ustawienia bitu kierunku danych DDxn końcówka portu może być odczytywana poprzez bit rejestrowy PINxn. Jak pokazano na schemacie z początku podrozdziału bit rejestrowy PINxn i poprzedzający go przerzutnik latch tworzą synchronizator. Jest on potrzebny, aby uniknąć metastabilności, jeśli fizyczna końcówka zmienia wartość w pobliżu zbocza wewnętrznego zegar, lecz wprowadza on również pewne opóźnienie.

Poniższy rysunek pokazuje wykres czasowy synchronizacji, gdy odczytywany jest stan logiczny przykładany zewnętrznie do końcówki portu. Maksymalne i minimalne czasy opóźnień propagacyjnych są oznaczone odpowiednio jako t_pd,max i t_pd,min.

Rozważmy sytuację, gdy okres zegarowy rozpoczyna się tuż za pierwszą opadającą krawędzią zegara systemowego. Przerzutnik latch jest zatrzaśnięty przy niskim poziomie sygnału zegarowego, a staje się przezroczysty (na wyjściu pojawia się sygnał z wejścia D), gdy sygnał zegara przyjmuje stan wysoki, co pokazuje na powyższym wykresie zakreskowany na czerwono obszar. Gdy sygnał zegara wróci do stanu niskiego, wartość sygnału z wejścia zostaje zatrzaśnięta w przerzutniku latch. Przy następnej krawędzi narastającej zegara stan wyjścia Q przerzutnika latch zostaje przepisany do bitu rejestru PINxn. Jak pokazują czasy t_pd,max i t_pd,min, przejście sygnału z końcówki do bitu portu PINxn będzie opóźnione o czas pomiędzy ½ a 1½ okresu zegara systemu.

Gdy odczytywana jest wartość końcówki portu ustawiona programowo, należy wstawić instrukcję NOP, jak pokazano na poniższym wykresie. Instrukcja OUT ustawia przerzutnik latch przy dodatniej krawędzi zegara (przejście z 0 na 1). W tym przypadku opóźnienie t_pd wprowadzane przez synchronizator wynosi jeden okres zegara systemowego.

Poniższy przykład kodu pokazuje, jak ustawić końcówki portu B 0 i 1 w stan wysoki, 2 i 3 w stan niski, i zdefiniować końcówki 4...7 jako wejścia z opornikiem podciągającym podpiętym do końcówek 6 i 7. Końcówki są odczytywane z powrotem, lecz jak przedyskutowano poprzednio, została wstawiona instrukcja NOP, aby móc odczytać wartość poprzednio przypisaną do niektórych z końcówek.

Przykład w kodzie maszynowym(1)

... ; Zdefiniuj podciąganie i ustaw wyjścia w stan wysoki ; Zdefiniuj kierunki dla końcówek portu ldi r16,(1<<PB7)|(1<<PB6)|(1<<PB1)|(1<<PB0) ldi r17,(1<<DDB3)|(1<<DDB2)|(1<<DDB1)|(1<<DDB0) out PORTB,r16 out DDRB,r17 ; Wstaw NOP dla synchronizacji nop ; Odczytaj końcówki portu in r16,PINB ...

Przykład w języku C

unsigned char i; ... /* Zdefiniuj podciąganie i ustaw wyjścia w stan wysoki */ /* Zdefiniuj kierunki dla końcówek portu */ PORTB = (1<<PB7)|(1<<PB6)|(1<<PB1)|(1<<PB0); DDRB = (1<<DDB3)|(1<<DDB2)|(1<<DDB1)|(1<<DDB0); /* Wstaw NOP dla synchronizacji */ _NOP( ); /* Odczytaj końcówki portu */ i = PINB; ...

Uwaga:

1.

W programie asemblerowym używane są dwa rejestry tymczasowe w celu zminimalizowania czasu użycia oporników podciągających na końcówkach 0, 1, 6 i 7, aż zostaną właściwie ustawione bity kierunku, definiując bity 2 i 3 jako stan niski oraz redefiniując bity 0 i 1 jako mocno wysterowane w stan wysoki.

Uaktywnienienie wejścia cyfrowego a tryby uśpienia

Jak pokazano na schemacie z początku rozdziału, wejściowy sygnał cyfrowy może zostać zwarty do masy przed wejściem bramki Schmitta:

Sygnał oznaczony na tym rysunku jako SLEEP jest ustawiany przez sterownik usypiania mikrokontrolera w trybie wyłączania napięcia oraz w trybie gotowości, aby uniknąć wysokiego poboru energii, jeśli jakieś sygnały wejściowe pozostawiono w stanie pośrednim np. w pobliżu wartości V_CC/2. Sygnał SLEEP zostaje anulowany dla końcówek portu aktywowanych jako końcówki przerwań zewnętrznych. Jeśli żądanie przerwania zewnętrznego nie jest włączone, to sygnał SLEEP jest aktywny również dla tych końcówek.

Sygnał SLEEP jest również anulowany przez różne inne funkcje alternatywne, jak opisano w kolejnym podrozdziale.

Jeśli wysoki stan logiczny utrzymuje się na końcówce asynchronicznego przerwania zewnętrznego skonfigurowanej jako "przerwanie przy narastającym zboczu, opadającym zboczu lub zmianie stanu końcówki", gdy przerwanie zewnętrzne nie jest uaktywnione, to odpowiadający tej końcówce znacznik przerwania zewnętrznego zostanie ustawiony, gdy mikrokontroler wybudzi się z powyżej wspomnianego trybu uśpienia, ponieważ zwarcie do masy w tych trybach uśpienia powoduje zmianę stanu logicznego.

Niepodłączone końcówki

Jeśli niektóre końcówki są nieużywane, to zaleca się, aby te końcówki posiadały zdefiniowany poziom. Nawet jeśli większość wejść cyfrowych jest wyłączona w głębokich trybach uśpienia, jak opisano powyżej, niepodłączonych wejść należy unikać, aby zmniejszyć pobór prądu we wszystkich innych trybach, gdzie cyfrowe wejścia są włączone (reset, tryb aktywny i tryb bezczynności).

Najprostszą metodą zapewnienia zdefiniowanego poziomu nieużywanej końcówki jest włączenie wewnętrznych oporników podciągających. W tym wypadku opornik podciągający będzie wyłączony podczas resetu. Jeśli niski pobór prądu podczas resetu jest ważny, to zaleca się użycie zewnętrznych oporników podciągających w górę lub w dół (dołączonych do Vcc lub do GND). Nie jest zalecane bezpośrednie podłączanie nieużywanych końcówek do Vcc lub do GND, ponieważ może to spowodować pobór nadmiernego prądu, jeśli końcówka zostanie przypadkowo skonfigurowana jako wyjście.

Większość końcówek portów posiada funkcje alternatywne oprócz ogólnego wejścia/wyjścia cyfrowego. Rysunek poniżej pokazuje, jak sygnały sterujące końcówkami portu z uproszczonego rysunku z poprzedniego podrozdziału mogą zostać zastąpione funkcjami alternatywnymi:

Ilustracja na powyższym obrazku służy jako ogólny opis, który odnosi się do wszystkich końcówek portów w rodzinie mikrokontrolerów AVR. Niektóre sygnały anulujące mogą nie występować we wszystkich końcówkach portów.

Poniższa tabela podsumowuje funkcje sygnałów anulujących. Indeksy końcówek i portów z obrazka powyżej nie będą pokazywane w następnych tabelach. Sygnały anulujące są generowane wewnętrznie w modułach posiadających alternatywną funkcję.

Kolejne podrozdziały krótko opisują alternatywne funkcje dla każdego portu oraz łączą sygnały anulujące z tymi funkcjami. Więcej szczegółów znajdziesz w opisie funkcji alternatywnych w dalszych rozdziałach.

---

SFIOR – Special Function IO Register – Rejestr funkcji specjalnych

Bit 2 – PUD: Pull-up Disable – Wyłączenie oporników podciągających

Gdy ten bit zostanie zapisany logiczną jedynką, oporniki podciągające w portach we/wy są wyłączone, nawet jeśli rejestry DDxn i PORTxn skonfigurowano do włączenia tych oporników ({DDxn, PORTxn} = 0b01). Zobacz do podrozdziału "Konfigurowanie końcówki".

Alternatywne funkcje portu B

XTAL2/TOSC2 – Port B, Bit 7

XTAL2: Końcówka 2 oscylatora zegarowego układu. Używana jako końcówka zegarowa dla oscylatora kwarcowego lub oscylatora kwarcowego niskiej częstotliwości. Gdy jest używana jako końcówka zegarowa, nie może pełnić funkcji końcówki we/wy.

TOSC2: Końcówka 2 oscylatora timera. Używana tylko w przypadku wybrania wewnętrznego, kalibrowanego oscylatora RC na źródło zegarowe układu, a asynchroniczny timer został uaktywniony przez właściwe ustawienie w rejestrze ASSR. Gdy bit AS2 w ASSR zostanie ustawiony w celu włączenia asynchronicznego taktowania timera/licznika 2, końcówka PB7 jest odłączana od portu i staje się odwracającym wyjściem wzmacniacza oscylatora. W tym trybie oscylator kwarcowy jest podłączany do tej końcówki, a końcówka nie może być juz używana jako końcówka we/wy. Gdy końcówka PB7 jest używana jako końcówka zegarowa, bity DDB7, PORTB7 i PINB7 dadzą przy odczycie zero.

XTAL1/TOSC1 – Port B, Bit 6

XTAL1: Końcówka 1 oscylatora zegarowego układu. Używana dla wszystkich źródeł zegarowych układu z wyjątkiem wewnętrznego, kalibrowanego oscylatora RC. Gdy jest używana jako końcówka zegarowa, nie może pełnić funkcji końcówki we/wy.

TOSC1: Końcówka 1 oscylatora timera. Używana tylko w przypadku wybrania wewnętrznego, kalibrowanego oscylatora RC na źródło zegarowe układu, a asynchroniczny timer został uaktywniony przez właściwe ustawienie w rejestrze ASSR. Gdy bit AS2 w ASSR zostanie ustawiony w celu włączenia asynchronicznego taktowania timera/licznika 2, końcówka PB6 jest odłączana od portu i staje się odwracającym wejściem wzmacniacza oscylatora. W tym trybie oscylator kwarcowy jest podłączany do tej końcówki, a końcówka nie może być juz używana jako końcówka we/wy. Gdy końcówka PB6 jest używana jako końcówka zegarowa, bity DDB6, PORTB6 i PINB6 dadzą przy odczycie zero.

SCK – Port B, Bit 5

SCK: końcówka wyjścia zegara dla Master/wejścia zegara dla Slave dla kanału SPI. Gdy SPI pracuje w trybie Slave, to końcówka ta staje się wejściem bez względu na ustawienie bitu DDB5. Gdy SPI pracuje w trybie Master, kierunek danych tej końcówki sterowany jest bitem DDB5. Gdy SPI wymusza na tej końcówce tryb wejścia, opornik podciągający wciąż jest sterowany bitem PORTB5.

MISO – Port B, Bit 4

MISO: Końcówka wejścia danych dla trybu Master/wyjścia danych dla trybu Slave (ang. Master Data input, Slave Data output pin) dla kanału SPI. Gdy SPI pracuje w trybie Master, końcówka ta jest skonfigurowana jako wejście bez względu na ustawienie bitu DDB4. Gdy SPI pracuje jako Slave, kierunek danych tej końcówki jest kontrolowany bitem DDB4. Gdy SPI wymusza na tej końcówce tryb wejścia, opornik podciągający wciąż jest sterowany bitem PORTB4.

MOSI/OC2 – Port B, Bit 3

MOSI: Wyjście danych SPI w trybie Master/wejście danych SPI w trybie Slave dla kanału SPI (ang. SPI Master Data output, Slave Data input). Gdy SPI pracuje w trybie Slave, końcówka jest skonfigurowana jako wejście bez względu na stan bitu DDB3. Gdy SPI pracuje jako Master, kierunek danych tej końcówki jest kontrolowany bitem DDB3. Gdy SPI wymusza na tej końcówce tryb wejścia, opornik podciągający wciąż jest sterowany bitem PORTB3.

OC2, wyjście zgodności Output Compare: Końcówka PB3 może służyć jako zewnętrzne wyjście dla zgodności porównania w timerze/liczniku 2. Dla tej funkcji końcówka PB3 musi być skonfigurowana jako wyjście (bit DDB3 ustawiony na jeden). Końcówka OC2 jest również końcówką wyjściową dla funkcji trybu PWM timera.

SS/OC1B – Port B, Bit 2

SS: Wejście wyboru układu (ang. Slave Select input). Gdy SPI zostaje włączone w trybie Slave, to ta końcówka pracuje jako wejście bez względu na ustawienie bitu DDB2. W trybie Slave SPI uaktywnia się, gdy ta końcówka zostanie wysterowana stanem niskim. Gdy SPI zostaje włączone w trybie Master, kierunek danych na tej końcówce kontrolowany jest bitem DDB2. Gdy SPI wymusza na tej końcówce tryb wejścia, opornik podciągający wciąż jest sterowany bitem PORTB2.

OC1B, wyjście zgodności Output Compare (ang. Output Compare Match output): Końcówka PB2 może służyć jako zewnętrzne wyjście zgodności porównania B timera licznika 1. Końcówka PB2 musi zostać skonfigurowana jako wyjście (bit DDB2 ustawiony na jeden), aby mogła służyć tej funkcji. Końcówka OC1B jest również końcówką wyjściową dla funkcji trybu PWM timera.

OC1A – Port B, Bit 1

OC1A, wyjście zgodności Output Compare (ang. Output Compare Match output): Końcówka PB1 może służyć jako zewnętrzne wyjście zgodności porównania A timera licznika 1. Końcówka PB1 musi zostać skonfigurowana jako wyjście (bit DDB1 ustawiony na jeden), aby mogła służyć tej funkcji. Końcówka OC1A jest również końcówką wyjściową dla funkcji trybu PWM timera.

ICP1 – Port B, Bit 0

ICP1 – Końcówka Input Capture (ang. Input Capture Pin): Końcówka PB0 może służyć jako końcówka Input Capture dla timera/licznika 1.

Poniższe tabele odwzorowują funkcje alternatywne portu B w zależności od sygnałów sterujących.

---

Alternatywne funkcje portu C

RESET – Port C, Bit 6

RESET, końcówka resetu: Gdy zostanie zaprogramowany bit bezpiecznikowy RSTDISBL, końcówka ta pełni funkcję normalnej końcówki we/wy, a mikrokontroler będzie musiał polegać na resecie przy włączeniu i na resecie przy spadku zasilania jako swoich źródłach resetu. Gdy bit bezpiecznikowy RSTDISBL nie jest zaprogramowany, to obwód resetowania jest podłączony do tej końcówki i nie można jej używać jako końcówki we/wy. Gdy PC6 pełni funkcję końcówki resetu, bity DDC6, PORTC6 i PINC6 dają przy odczycie zero.

SCL/ADC5 – Port C, Bit 5

SCL, zegar 2-przewodowego interfejsu szeregowego: Gdy bit TWEN w rejestrze TWCR jest ustawiony na jeden w celu włączenia 2-przewodowego interfejsu szeregowego (ang. Two-wire Serial Interface), końcówka PC5 zostaje odłączona od portu i staje się końcówką we/wy zegara szeregowego dla 2-przewodowego interfejsu szeregowego. W tym trybie na końcówkę zostaje nałożony filtr zakłóceń impulsowych, który eliminuje impulsy krótsze od 50 ns w sygnale wejściowym, a końcówka jest sterowana ze źródła typu otwarty dren z ograniczeniem szybkości narastania sygnału.

Końcówka PC5 może być również używana jako kanał wejściowy 5 dla przetwornika A/C. Zwróć uwagę, iż kanał wejściowy 5 przetwornika A/C używa zasilania cyfrowego.

SDA/ADC4 – Port C, Bit 4

SDA, dane 2-przewodowego interfejsu szeregowego: Gdy bit TWEN w rejestrze TWCR jest ustawiony na jeden w celu włączenia 2-przewodowego interfejsu szeregowego, końcówka PC4 zostaje odłączona od portu i staje się końcówką we/wy danych szeregowych dla 2-przewodowego interfejsu szeregowego. W tym trybie na końcówkę zostaje nałożony filtr zakłóceń impulsowych, który eliminuje impulsy krótsze od 50 ns w sygnale wejściowym, a końcówka jest sterowana ze źródła typu otwarty dren z ograniczeniem szybkości narastania sygnału.

Końcówka PC4 może być również używana jako kanał wejściowy 4 dla przetwornika A/C. Zwróć uwagę, iż kanał wejściowy 4 przetwornika A/C używa zasilania cyfrowego.

ADC3 – Port C, Bit 3

Końcówka PC3 może być również używana jako kanał wejściowy 3 dla przetwornika A/C. Zwróć uwagę, iż kanał wejściowy 3 przetwornika A/C używa zasilania analogowego.

ADC2 – Port C, Bit 2

Końcówka PC2 może być również używana jako kanał wejściowy 2 dla przetwornika A/C. Zwróć uwagę, iż kanał wejściowy 2 przetwornika A/C używa zasilania analogowego.

ADC1 – Port C, Bit 1

Końcówka PC1 może być również używana jako kanał wejściowy 1 dla przetwornika A/C. Zwróć uwagę, iż kanał wejściowy 1 przetwornika A/C używa zasilania analogowego.

ADC0 – Port C, Bit 0

Końcówka PC0 może być również używana jako kanał wejściowy 0 dla przetwornika A/C. Zwróć uwagę, iż kanał wejściowy 0 przetwornika A/C używa zasilania analogowego.

Poniższe tabele odwzorowują funkcje alternatywne portu C w zależności od sygnałów sterujących.

---

Alternatywne funkcje portu D

AIN1 – Port D, Bit 7

AIN1, wejście odwracające komparatora analogowego. Skonfiguruj końcówkę portu jako wejście z odłączonym opornikiem podciągającym, aby uniknąć interferencji cyfrowej funkcji portu z tą funkcją komparatora analogowego.

AIN0 – Port D, Bit 6

AIN0, wejście nieodwracające komparatora analogowego. Skonfiguruj końcówkę portu jako wejście z odłączonym opornikiem podciągającym, aby uniknąć interferencji cyfrowej funkcji portu z tą funkcją komparatora analogowego.

T1 – Port D, Bit 5

T1, źródło zliczania timera/licznika 1.

XCK/T0 – Port D, Bit 4

XCK, zewnętrzny zegar USART.
T0, źródło zliczania timera/licznika 0.

INT1 – Port D, Bit 3

INT1, źródło 1 przerwania zewnętrznego: końcówka PD3 może służyć jako źródło przerwań zewnętrznych.

INT0 – Port D, Bit 2

INT0, źródło 0 przerwania zewnętrznego: końcówka PD2 może służyć jako źródło przerwań zewnętrznych.

TXD – Port D, Bit 1

TXD, dane transmitowane (końcówka wyjścia danych dla USART). Gdy zostanie włączony nadajnik USART, końcówka ta będzie skonfigurowana jako wyjście bez względu na wartość bitu DDD1.

RXD – Port D, Bit 0

RXD, dane odbierane (końcówka wejścia danych dla USART). Gdy zostanie włączony odbiornik USART, końcówka ta będzie skonfigurowana jako wejście bez względu na wartość bitu DDD0. Gdy USART wymusza tryb pracy końcówki jako wejście, opornik podciągający można wciąż kontrolować bitem PORTD0.

Poniższe tabele odwzorowują funkcje alternatywne portu D w zależności od sygnałów sterujących.

PORTB – Port B Data Register – Rejestr danych portu B

---

DDRB – Port B Data Direction Register – Rejestr kierunku danych portu B

---

PINB – Port B Input Pins Address – Adres stanu końcówek wejściowych portu B

---

PORTC – Port C Data Register – Rejestr danych portu C

---

DDRC – Port C Data Direction Register – Rejestr kierunku danych portu C

---

PINC – Port C Input Pins Address – Adres stanu końcówek wejściowych portu C

---

PORTD – Port D Data Register – Rejestr danych portu D

---

DDRD – Port D Data Direction Register – Rejestr kierunku danych portu D

---

PIND – Port D Input Pins Address – Adres stanu końcówek wejściowych portu D