Serwis Edukacyjny
w I-LO w Tarnowie
obrazek

Materiały dla uczniów liceum

  Wyjście       Spis treści       Wstecz       Dalej  

obrazek

Autor artykułu: mgr Jerzy Wałaszek
Konsultacje: Wojciech Grodowski, mgr inż. Janusz Wałaszek

©2021 mgr Jerzy Wałaszek
I LO w Tarnowie

obrazek

Mikrokontrolery

ATmega8

Charakterystyki elektryczne: TA = -40°C do 85°C

obrazek

Educational and Non-Profit Use of Copyrighted Material:

If you use Microchip copyrighted material solely for educational (non-profit) purposes falling under the “fair use” exception of the U.S. Copyright Act of 1976 then you do not need Microchip’s written permission. For example, Microchip’s permission is not required when using copyrighted material in: (1) an academic report, thesis, or dissertation; (2) classroom handouts or textbook; or (3) a presentation or article that is solely educational in nature (e.g., technical article published in a magazine).

https://www.microchip.com/about-us/legal-information/copyright-usage-guidelines

SPIS TREŚCI
Podrozdziały

obrazek

Parametry ekstremalne

Uwaga: Typowe wartości zawarte w tych danych zostały oparte na symulacjach i własnościach innych mikrokontrolerów AVR wytwarzanych za pomocą tej samej technologii.

UWAGA: Przeciążenie układu poza podane tutaj wartości ekstremalne może spowodować jego trwałe uszkodzenie. Również wystawienie układu przez dłuższy czas na podane tutaj warunki ekstremalne może wpłynąć na poprawność działania mikrokontrolera.
Temperatura pracy   -55°C do +125°C
Temperatura przechowywania   -65°C do +150°C
Napięcie względem masy na dowolnej  końcówce z wyjątkiem RESET   -0,5V do VCC+0,5V
Napięcie względem masy na końcówce RESET   -0,5V do +13,0V
Maksymalne napięcie pracy   6,0V
Prąd stały na końcówkę we/wy   40,0 mA
Prąd stały na końcówkach VCC i GND   300,0 mA
Na początek:  podrozdziału   strony 

Charakterystyki dla prądu stałego

TA = -40°C do +85°C, VCC = 2,7V do 5,5V (o ile nie podano inaczej)

Symbol Parametr Warunki Min. Typ. Max. Jednostka
VIL Napięcie wejściowe dla stanu 0 z wyjątkiem końcówek XTAL1 i RESET VCC = 2,7 - 5,5V -0,5   0,2VCC(1) V
VIH Napięcie wejściowe dla stanu 1 z wyjątkiem końcówek XTAL1 i RESET VCC = 2,7 - 5,5V 0,6VCC(2)   VCC+0,5
VIL1 Napięcie wejściowe dla stanu 0 na końcówce XTAL1 VCC = 2,7 - 5,5V -0,5   0,1VCC(1)
VIH1 Napięcie wejściowe dla stanu 1 na końcówce XTAL1 VCC = 2,7 - 5,5V 0,8VCC(2)   VCC+0,5
VIL2 Napięcie wejściowe dla stanu 0 na końcówce RESET VCC = 2,7 - 5,5V -0,5   0,2VCC
VIH2 Napięcie wejściowe dla stanu 1 na końcówce RESET VCC = 2,7 - 5,5V 0,9VCC(2)   VCC+0,5
VIL3 Napięcie wejściowe dla stanu 0 na końcówce RESET jako końcówce we/wy VCC = 2,7 - 5,5V -0,5   0,2VCC
VIH3 Napięcie wejściowe dla stanu 1 na końcówce RESET jako końcówce we/wy VCC = 2,7 - 5,5V 0,6VCC(2)
0,7VCC(2)
  VCC+0,5
VOL Napięcie wyjściowe dla stanu 0, (porty B, C i D) IOL = 20mA, VCC = 5V
IOL = 10mA, VCC = 3V
    0,9
0,6
VOH Napięcie wyjściowe dla stanu 1(4), (porty B, C i D) IOH = -20mA, VCC = 5V
IOH = -10mA, VCC = 3V
4,2
2,2
   
IIL Wejściowy prąd upływu końcówki we/wy VCC = 5,5V, końcówka w stanie 0
(wartość bezwzględna)
    1 μA
IIH Wejściowy prąd upływu końcówki we/wy VCC = 5,5V, końcówka w stanie 1
(wartość bezwzględna)
    1
RRST Opornik podciągający resetu   30   80
Rpu Opornik podciągający końcówki we/wy   20   50
ICC Prąd zasilania Tryb aktywny 4MHz, VCC = 3V
(ATmega8L)
  3 5 mA
Tryb aktywny 8MHz, VCC = 5V
(ATmega8)
  11 15
Tryb bezczynny 4MHz, VCC = 3V
(ATmega8L)
  1 2
Tryb bezczynny 8MHz, VCC = 5V
(ATmega8)
  4,5 7
Tryb wyłączenia(5) WDT włączony, VCC = 3V   < 22 28 μA
WDT wyłączony, VCC = 3V   < 1 3
VACIO Wejściowe napięcie niezrównoważenia komparatora analogowego VCC = 5V
Vin = VCC/2
    40 mV
IACLK Wejściowy prąd upływu komparatora analogowego VCC = 5V
Vin = VCC/2
-50   50 nA
tACPD Opóźnienie propagacji komparatora analogowego VCC = 2,7V
VCC = 5,0V
  750
500
  ns
Uwagi: 1. “Max” oznacza najwyższą wartość dla której wartość końcówki będzie odczytana jako niska.
  2. “Min” oznacza najniższą wartość, dla której wartość końcówki zostanie odczytana jako wysoka.
  3. Chociaż każdy port we/wy może pochłaniać większy prąd niż w warunkach testowych (20mA przy VCC = 5V, 10mA przy VCC = 3V) w stanie ustalonym (nieprzejściowym), należy przestrzegać następujących obostrzeń:

Obudowy PDIP, TQFP i QFN/MLF:

  1. Suma wszystkich prądów wyjściowych IOL dla wszystkich portów nie powinna przekraczać 300mA.
  2. Suma wszystkich prądów IOL dla portów C0 - C5 nie powinna przekraczać 100mA.
  3. Suma wszystkich prądów IOL dla portów B0 - B7, C6, D0 - D7 i XTAL2 nie powinna przekraczać 200mA.

Jeśli IOL przekracza warunki testowe, to VOL może przekroczyć wartości określone w specyfikacji. Nie gwarantuje się, iż końcówki będą pochłaniały prąd większy niż ten podany w warunku testowym.

  4. Chociaż każdy port we/wy może wyprowadzać większy prąd niż w warunkach testowych (20mA przy VCC = 5V, 10mA przy VCC = 3V) w stanie ustalonym (nieprzejściowym), należy przestrzegać następujących obostrzeń:

Obudowy PDIP, TQFP i QFN/MLF:

  1. Suma wszystkich prądów wyjściowych IOH dla wszystkich portów nie powinna przekraczać 300mA.
  2. Suma wszystkich prądów IOH dla portów C0 - C5 nie powinna przekraczać 100mA.
  3. Suma wszystkich prądów IOH dla portów B0 - B7, C6, D0 - D7 i XTAL2 nie powinna przekraczać 200mA.

Jeśli IOH przekracza warunki testowe, to VOH może przekroczyć wartości określone w specyfikacji. Nie gwarantuje się, iż końcówki będą wyprowadzały prąd większy niż ten podany w warunku testowym.

  5. Minimalne napięcie VCC w trybie wyłączenia wynosi 2,5V
Na początek:  podrozdziału   strony 

Charakterystyki zegarowe

Przebieg sygnału dla zegara zewnętrznego

obrazek

Parametry zegara zewnętrznego

Symbol Parametr VCC = 2,7 - 5,5V VCC = 4,5 - 5,5V Jednostki
Min. Max. Min. Max.
1/tCLCL Częstotliwość  zegara 0 8 0 16 MHz
tCLCL Okres zegara 125   62,5   ns
tCHCX Czas stanu wysokiego 50   25  
tCLCX Czas stanu niskiego 50   25  
tCLCH Czas narastania   1,6   0,5 μs
tCHCL Czas opadania   1,6   0,5
ΔtCLCL Zmiana okresu z cyklu na cykl   2   2 %

Zewnętrzny oscylator RC, typowe częstotliwości

R[kΩ](1) C[pF] f(2)
33 22 650kHz
10 22 2,0MHz
Uwagi: 1. Opornik R powinien być w zakresie 3kΩ - 100kΩ, a kondensator C powinien mieć pojemność co najmniej 20pF. Wartości C podane w tabelce uwzględniają pojemność końcówki, która będzie różna dla różnych rodzajów obudowy.
  2. Częstotliwość będzie się różnić dla różnych obudów i układów końcówek.
Na początek:  podrozdziału   strony 

Charakterystyki 2-przewodowego interfejsu szeregowego

Poniższa tabelka opisuje wymogi dla urządzeń podłączanych to 2-przewodowej magistrali szeregowej. Interfejs TWI w ATmega8 spełnia lub wykracza poza te wymagania przy opisanych warunkach.
Symbol Parametr Warunek Min. Max. Jednostki
VIL Napięcie wejściowe dla stanu niskiego   -0,5 0,3VCC V
VIH Napięcie wejściowe dla stanu wysokiego   0,7VCC VCC + 0,5
Vhys(1) Napięcie histerezy wejść Schmitta   0,05VCC(2)
VOL(1) Napięcie wyjściowe w stanie niskim Prąd pochłaniany 3mA 0 0,4
tr(1) Czas narastania dla obu linii SDA i SCL   20 + 0,1Cb(3)(2) 300 ns
tof(1) Czas opadania wyjścia z VIHmin na VILmax 10pF < Cb < 400pF(3) 20 + 0,1Cb(3)(2) 250
tSP(1) Zakłócenia impulsowe wytłumianie przez filtr wejściowy   0 50(2)
Ii Prąd wejściowy każdej końcówki we/wy 0,1VCC < Vi < 0,9VCC -10 10 μA
Ci(1) Pojemność każdej końcówki we/wy   10 pF
fSCL Częstotliwość zegarowa SCL fCK(4) > max(16fSCL, 250kHz)(5) 0 400 kHz
RP Wartość opornika podciągającego fSCL 100kHz Ω
fSCL > 100kHz
tHD;STA Czas utrzymania stanu START (powtarzanego) fSCL 100kHz 4,0 μs
fSCL > 100kHz 0,6
tLOW Czas okresu niskiego zegara SCL fSCL 100kHz(6) 4,7
fSCL > 100kHz(7) 1,3
tHIGH Czas okresu wysokiego zegara SCL fSCL 100kHz 4,0
fSCL > 100kHz 0,6
tSU;STA Czas ustawiania stanu REPEATED START fSCL 100kHz 4,7
fSCL > 100kHz 0,6
tHD;DAT Czas utrzymania danych fSCL 100kHz 0 3,45
fSCL > 100kHz 0 0,9
tSU;DAT Czas ustawiania danych fSCL 100kHz 250 ns
fSCL > 100kHz 100
tSU;STO Czas ustawiania stanu STOP fSCL 100kHz 4,0 μs
fSCL > 100kHz 0,6
tBUF Czas niezajętości magistrali pomiędzy stanami STOP a START fSCL 100kHz 4,7
fSCL > 100kHz 1,3
Uwagi: 1. W ATmega8 ten parametr jest określany lecz nie jest na 100% testowany.
  2. Potrzebne tylko dla fSCL > 100kHz.
  3. Cb = pojemność jednej linii magistrali w pF.
  4. fCK = częstotliwość zegarowa mikroprocesora.
  5. To wymaganie dotyczy wszystkich operacji interfejsu TWI w ATmega8. Inne urządzenia podłączone do magistrali TWI muszą jedynie spełniać ogólne wymaganie fSCL.
  6. Rzeczywisty okres stanu niskiego generowany przez interfejs TWI mikrokontrolera ATmega8 wynosi (1/fSCL - 2/fCK), stąd fCK musi być większe od 6MHz, aby wymagania na czas stanu niskiego były ściśle spełnione przy fSCL = 100kHz.
  7. Rzeczywisty okres stanu niskiego generowany przez interfejs TWI mikrokontrolera ATmega8 wynosi (1/fSCL - 2/fCK), stąd wymagania na czas stanu niskiego nie będą ściśle spełniane dla fSCL > 308kHz, gdy fCK = 8MHz. Pomimo tego układy ATmega8 podłączone do tej magistrali mogą komunikować się przy pełnej prędkości (400kHz) z innymi układami ATmega8 jak również z innymi urządzeniami z właściwym marginesem akceptacji czasu tLOW.

Czasy na magistrali TWI

Na początek:  podrozdziału   strony 

Charakterystyki czasowe SPI


Związek pomiędzy SCK a częstotliwością oscylatora
SPI2X SPR1 SPR0 Częstotliwość SCK
0 0 0 fclk_I/O/4
0 0 1 fclk_I/O/16
0 1 0 fclk_I/O/64
0 1 1 fclk_I/O/128
1 0 0 fclk_I/O/2
1 0 1 fclk_I/O/8
1 1 0 fclk_I/O/32
1 1 1 fclk_I/O/64

Parametry czasowe SPI

  Opis Tryb Min. Typ. Max. Jednostka
1. Okres SCK Master   Zobacz do tabelki powyżej   ns
2. Okres wysoki/niski SCK Master   50% wypełnienia  
3. Czas narastania/opadania Master   3,6  
4. Czas przygotowania Master   10  
5. Czas utrzymania Master   10  
6. Wyjście do SCK Master   0,5tSCK  
7. SCK do wyjścia Master   10  
8. SCK do stanu wysokiego na wyjściu Master   10  
9. Stan niski SS do wyjścia Slave   15  
10. Okres SCK Slave 4tSCK    
11. Okres wysoki/niski SCK(1) Slave 2tSCK    
12. Czas narastania/opadania Slave     1600
13. Czas przygotowania Slave 10    
14. Czas utrzymania Slave 10    
15. SCK do wyjścia Slave   15  
16. SCK do stanu wysokiego SS Slave 20    
17. Stan wysoki SS do stanu wysokiej impedancji Slave   10  
18. Stan niski SS do SCK Slave 2tSCK    
Uwaga: 1. W trybie programowania SPI minimalny okres niski/wysoki SCK wynosi:
- 2tCLCL dla fCK < 12MHz
- 3tCLCL dla fCK > 12MHz

Wymagania czasowe SPI w trybie Master

Wymagania czasowe SPI w trybie Slave

Na początek:  podrozdziału   strony 

Charakterystyki przetwornika A/C

Symbol Parametr Warunki Min.(1) Typ.(1) Max.(1) Jednostki
  Rozdzielczość     10   Bity
  Dokładność bezwzględna (łącznie ze wszystkimi błędami przetwarzania) VREF = 4V, VCC = 4V,
Zegar przetwornika = 200 kHz
  1,75   LSB
VREF = 4V, VCC = 4V,
Zegar przetwornika = 1MHz
  3  
  Nieliniowość całkowa (INL, po kalibracji wzmocnienia i niezrównoważenia) VREF = 4V, VCC = 4V,
Zegar przetwornika = 200 kHz
  0,75  
  Nieliniowość różniczkowa
(DNL)
VREF = 4V, VCC = 4V,
Zegar przetwornika = 200 kHz
  0,5  
  Błąd wzmocnienia VREF = 4V, VCC = 4V,
Zegar przetwornika = 200 kHz
  1  
  Błąd niezrównoważenia VREF = 4V, VCC = 4V,
Zegar przetwornika = 200 kHz
  1  
  Czas przetwarzania Tryb pracy ciągłej 13   260 μs
  Częstotliwość zegarowa   50   1000 kHz
AVCC Analogowe napięcie zasilania   VCC - 0,3(2)   VCC + 0,3(3) V
VREF Napięcie odniesienia   2,0   AVCC
VIN Napięcie wejściowe   GND   VREF
  Szerokość pasma     38,5   kHz
VINT Wewnętrzne napięcie odniesienia   2,3 2,56 2,9 V
RREF Oporność wejścia odniesienia     32  
RAIN Oporność wejścia analogowego   55 100  
Uwagi: 1. Wartości są jedynie orientacyjne
  2. Minimum dla AVCC wynosi 2,7V
  3. Maximum dla AVCC wynosi 5,5V
  4. Maksymalny czas konwersji wynosi 1/50kHz × 25 = 0,5ms
Na początek:  podrozdziału   strony 

Zespół Przedmiotowy
Chemii-Fizyki-Informatyki

w I Liceum Ogólnokształcącym
im. Kazimierza Brodzińskiego
w Tarnowie
ul. Piłsudskiego 4
©2021 mgr Jerzy Wałaszek

Materiały tylko do użytku dydaktycznego. Ich kopiowanie i powielanie jest dozwolone
pod warunkiem podania źródła oraz niepobierania za to pieniędzy.

Pytania proszę przesyłać na adres email: i-lo@eduinf.waw.pl

Serwis wykorzystuje pliki cookies. Jeśli nie chcesz ich otrzymywać, zablokuj je w swojej przeglądarce.

Informacje dodatkowe.