Serwis Edukacyjny
w I-LO w Tarnowie
obrazek

Materiały dla uczniów liceum

  Wyjście       Spis treści       Wstecz       Dalej  

obrazek

Autor artykułu: mgr Jerzy Wałaszek
Konsultacje: Wojciech Grodowski, mgr inż. Janusz Wałaszek

©2021 mgr Jerzy Wałaszek
I LO w Tarnowie

obrazek

Mikrokontrolery

ATmega8

8-bitowy timer/licznik 2 z PWM i z pracą asynchroniczną

obrazek

Educational and Non-Profit Use of Copyrighted Material:

If you use Microchip copyrighted material solely for educational (non-profit) purposes falling under the “fair use” exception of the U.S. Copyright Act of 1976 then you do not need Microchip’s written permission. For example, Microchip’s permission is not required when using copyrighted material in: (1) an academic report, thesis, or dissertation; (2) classroom handouts or textbook; or (3) a presentation or article that is solely educational in nature (e.g., technical article published in a magazine).

https://www.microchip.com/about-us/legal-information/copyright-usage-guidelines

SPIS TREŚCI
Podrozdziały

obrazek

Przegląd

W rozdziale pojawiają się terminy angielskie Input Capture oraz Output Compare. Nie tłumaczyłem ich, ponieważ w języku polskim brak jest dobrych odpowiedników.

Termin Input Capture oznacza reakcję na zdarzenia, które mogą się pojawić w trakcie pracy mikrokontrolera. Reakcja ta polega na zapisaniu czasu wystąpienia tego zdarzenia, czyli na Rejestracji Czasu Zdarzenia Wejściowego. Odbywa się to w ten sposób, iż w momencie wykrycia zdarzenia (np. zmiany poziomu sygnału na określonej końcówce mikrokontrolera) następuje zapamiętanie w osobnym rejestrze stanu timera/licznika (stąd słowo Capture, które po angielsku oznacza "przechwycenie" lub "zarejestrowanie"). Stan ten jest znacznikiem czasu (ang. time-stamp), w którym wystąpiło zdarzenie i może być w różny sposób wykorzystywany w aplikacji.

Termin Output Compare odnosi się do zmiany stanu wybranej końcówki, jeśli wewnętrzny licznik odmierzy odpowiedni czas. Odbywa się to w ten sposób, iż stan licznika jest porównywany z rejestrem przechowującym znacznik czasu. Gdy licznik osiągnie wartość znacznika czasu, występuje zgodność porównania (ang. Compare Match) i w tym momencie mikrokontroler może wykonać różne operacje, np. zmienić stan logiczny określonej końcówki. Pozwala to generować różne przebiegi czasowe.

Timer/licznik 2 jest 8-bitowym, jednokanałowym modułem timera/licznika o ogólnym przeznaczeniu. Jego główne cechy są następujące:

Na poniższym rysunku przedstawiony został uproszczony schemat blokowy 8-bitowego timera/licznika 2. Tłustym drukiem przedstawiono rejestry we/wy, do których ma dostęp mikroprocesor. Rejestry sterujące timerem/licznikiem 2 opisano w podrozdziale "Opis rejestrów 8-bitowego timera/licznika".

Rejestry

Rejestr timera/licznika (TCNT2) oraz rejestr Output Compare (OCR2) są rejestrami 8-bitowymi. Wszystkie sygnały żądań przerwań są widoczne w rejestrze znaczników przerwań timera (ang. Timer Interrupt Flag Register, TIFR). Wszystkie przerwania są indywidualnie maskowane za pomocą rejestru maski przerwań timera (ang. Timer Interrupt Mask Register, TIMSK). Rejestry TIFR i TIMSK nie są pokazane na obrazku powyżej, ponieważ używa je kilka innych modułów timerów.

Timer/licznik może być taktowany wewnętrznie poprzez preskaler lub asynchronicznie z końcówek TOSC1/2, co szczegółowo jest opisane w dalszej części tego rozdziału. Praca asynchroniczna jest sterowana przez rejestr stanu asynchronicznego (ang. Asynchronous Status Register, ASSR). Układ wyboru zegara określa, które źródło zegara będzie używane przez timer/licznik do zwiększania (lub zmniejszania) jego wartości. Timer/licznik jest nieaktywny, jeśli nie zostało wybrane żadne źródło zegarowe. Wyjście z układu wyboru zegara jest określane jako zegar timera (ang. timer clock, clkT2).

Podwójnie buforowany rejestr Output Compare (OCR2) jest  przez cały czas porównywany z wartością timera/licznika. Wynik tych porównań może zostać użyty przez generator przebiegu, aby utworzyć przebieg PWM lub przebieg o zmiennej częstotliwości na końcówce Output Compare (OC2). Szczegóły znajdziesz w podrozdziale "Moduł Output Compare”. Zdarzenie zgodności porównania ustawi również znacznik porównania (OCF2), który z kolei może zostać wykorzystany do generacji żądania przerwania Output Compare.

Definicje

Wiele rejestrów i odwołań do bitów w tym rozdziale jest zapisanych w postaci ogólnej. Mała litera “n” zastępuje numer timera/licznika, w tym wypadku 2. Jednakże w programie należy używać precyzyjnych nazw, np. TCNT2 przy dostępie do wartości timera/licznika 2 itd.

Poniższe definicje są intensywnie używane w dalszej części tego rozdziału:

Stała Opis
BOTTOM Licznik osiąga BOTTOM, gdy jego wartość staje się równa 0x00
MAX Licznik osiąga MAX, gdy jego wartość staje się równa 0xFF (dziesiętnie 255).
TOP Licznik osiąga TOP, gdy jego wartość staje się równa największej wartości w sekwencji zliczania. Wartość TOP może być przypisana jako wartość stała 0xFF (MAX) lub wartość umieszczona w rejestrze OCR2. Przypisanie to jest zależne od trybu pracy licznika.
Na początek:  podrozdziału   strony 

Źródła zegarowe timera/licznika

Timer/licznik może być taktowany przez wewnętrzne synchroniczne lub zewnętrzne asynchroniczne źródło zegarowe. Źródło zegarowe clkT2 jest standardowo równe zegarowi mikrokontrolera. clkI/O. Gdy bit AS2 w rejestrze ASSR zostanie ustawiony w stan 1, źródło to będzie pobierane z oscylatora timera/licznika podłączonego do końcówek TOSC1 i TOSC2. Szczegóły pracy asynchronicznej znajdziesz w opisie rejestru stanu asynchronicznego (ang. Asynchronous Status Register, ASSR). Szczegóły na temat źródeł zegarowych i preskalera znajdziesz w rozdziale "Preskaler timera/licznika".
Na początek:  podrozdziału   strony 

Moduł licznika

Główną częścią 8-bitowego timera/licznika jest programowalny moduł dwukierunkowego licznika. Poniższy rysunek pokazuje schemat blokowy licznika wraz z jego otoczeniem:

Opis sygnałów (sygnały wewnętrzne):

count        Zwiększenie lub zmniejszenie wartości TCNT2 o 1.
direction   Wybór pomiędzy zmniejszaniem a zwiększaniem wartości licznika.
clear   Zerowanie TCNT2 (ustawienie wszystkich bitów na 0).
clkT2   Zegar timera/licznika.
top   Sygnalizacja, iż licznik osiągnął wartość maksymalną.
bottom   Sygnalizacja, iż licznik osiągnął wartość minimalną (zero).

W zależności od użytego trybu działania licznik jest zerowany, zwiększany o 1 lub zmniejszany o 1 przy każdym takcie zegara timera (clkT2). Zegar clkT2 może być tworzony z zewnętrznego lub z wewnętrznego źródła, wybranego bitami wyboru zegara (ang. Clock Select bits, CS22:0). Gdy nie jest wybrane żadne źródło zegarowe (CS22:0 = 0), to timer jest zatrzymany. Jednakże zawartość TCNT2 jest dostępna dla mikroprocesora bez względu na obecność lub brak clkT2. Zapis przez mikroprocesor posiada wyższy priorytet nad wszystkimi operacjami zliczania lub zerowania.

Sekwencja zliczania jest określana przez ustawienia bitów WGM21 i WGM20 umieszczonych w rejestrze sterującym  timera/licznika (ang. Timer/Counter Control Register, TCCR2). Istnieją bliskie związki pomiędzy sposobem zachowania się licznika (zliczaniem) a sposobem generacji przebiegów na wyjściu Output Compare, OC2. Więcej na temat zaawansowanych sekwencji zliczania znajdziesz w podrozdziale "Tryby pracy".

Znacznik przepełnienia timera/licznika (ang. Timer/Counter Overflow Flag, TOV2) jest ustawiany zgodnie z trybem pracy wybranym przez bity WGM21:0. Znacznik TOV2 może być używany do generacji przerwania dla mikroprocesora.

Na początek:  podrozdziału   strony 

Moduł Output Compare

8-bitowy komparator ciągle porównuje zawartość licznika TCNT2 z rejestrem Output Compare (OCR2). Gdy TCNT2 zrówna się z zawartością rejestru OCR2, to komparator zasygnalizuje zgodność. Zgodność ustawi znacznik Output Compare (OCF2) przy następnym takcie zegara timera. Jeśli odpowiednie przerwanie zostało włączone (OCIE2 = 1), znacznik Output Compare wygeneruje przerwanie Output Compare. Znacznik Output Compare jest automatycznie zerowany, gdy zostanie wykonana procedura obsługi tego przerwania. Alternatywnie można go wyzerować programowo wpisując na jego pozycji logiczne 1. Generator przebiegu wykorzystuje sygnał zgodności w celu wygenerowania przebiegu wyjściowego zgodnie z trybem pracy ustawionym przez bity WGM21:0 i bity trybu Output Compare (COM21:0). Sygnały MAX i BOTTOM są używane przez generator przebiegu do obsługi specjalnych przypadków wartości krańcowych w niektórych trybach pracy (zobacz do podrozdziału "Tryby pracy").

Poniższy rysunek pokazuje schemat blokowy modułu Output Compare:

Rejestr OCR2 jest podwójnie buforowany, gdy są używane tryby PWN (ang. Pulse Width Modulation). W trybie normalnym oraz w trybie zerowania timera przy zgodności porównania, CTC (ang. Clear Timer on Compare) podwójne buforowanie jest wyłączone. Synchronizuje ono uaktuaktualnianie rejestru porównawczego OCR2 do wartości top lub bottom sekwencji zliczania. Synchronizacja zapobiega powstawaniu impulsów PWM o nieprawidłowej długości lub niesymetrycznych, co tworzy bezbłędne przebiegi wyjściowe.

Dostęp do rejestru OCR2 może wydawać się złożony, lecz tak nie jest. Gdy włączone jest podwójne buforowanie, mikroprocesor posiada dostęp do rejestru buforowego OCR2r, a gdy podwójne buforowanie jest wyłączone, mikroprocesor ma bezpośredni dostęp do OCR2.

Wymuszone Output Compare

W trybach nie generujących przebiegu PWM wyjście zgodności porównania z komparatora może zostać wymuszone przez zapis jedynki do bitu wymuszenia Output Compare (ang. Force Output Compare bit, FOC2). Wymuszenie zgodności porównania nie ustawi znacznika OCF2, ani nie wyzeruje/przeładuje timera, lecz końcówka OC2 zostanie uaktualniona tak, jakby wystąpiła rzeczywista zgodność porównania (ustawienie bitów COM21:0 definiuje, czy końcówka  OC2 jest ustawiana, zerowana lub zmienia stan na przeciwny).

Blokowanie zgodności porównania przez zapis do TCNT2

Wszystkie zapisy przez mikroprocesor do rejestru TCNT2 będą blokowały każdą zgodność porównania, która pojawi się w następnym cyklu zegara timera, nawet, jeśli timer został zatrzymany. Cecha ta pozwala zainicjować rejestr OCR2 na tę samą wartość co TCNT2 bez wyzwolenia przerwania, gdy zostanie włączony zegar timera/licznika.

Używanie modułu Output Compare

Ponieważ zapis TCNT2 w dowolnym trybie pracy zablokuje wszystkie zgodności porównań na jeden cykl zegara timera, występuje ryzyko związane ze zmianą zawartości TCNT2, gdy jest używany moduł Output Compare niezależnie od tego, czy timer/licznik pracuje, czy nie. Jeśli wartość wpisana do TCNT2 jest równa wartości OCR2, zgodność porównania zostanie przegapiona, co w wyniku da nieprawidłową generację przebiegu. Podobnie, nie wpisuj do TCNT2 wartości równej BOTTOM, gdy licznik zlicza w dół.

Ustawienie OC2 powinno być wykonane przed ustawieniem rejestru kierunku danych (ang. Data Direction Register) dla końcówki, która będzie wyjściem. Najprostszym sposobem ustawienia wartości OC2 jest użycie bitu strobowego wymuszonego Output Compare (FOC2) w trybie normalnym. Rejestr OC2 utrzymuje swoją wartości nawet przy zmianie trybów generacji przebiegów.

Bądź świadomy, iż bity COM21:0 nie są podwójnie buforowane wraz z wartością porównania. Zmiana bitów COM21:0 odniesie natychmiastowy skutek.

Na początek:  podrozdziału   strony 

Moduł zgodności porównania

Bity trybu Compare Output (ang. Compare Output Mode bits, COM21:0) posiadają dwie funkcje. Po pierwsze, generator przebiegu wykorzystuje bity COM21:0 do definiowania stanu końcówki wyjścia porównania (OC2) przy kolejnej zgodności porównania. Po drugie, bity COM21:0 kontrolują źródło wyjściowe dla końcówki OC2. Obrazek poniżej pokazuje uproszczony schemat sieci logicznej, na którą oddziałuje ustawienie bitów COM21:0. Rejestry we/wy, bity we/wy i końcówki we/wy na tym obrazku opisane są tłustym drukiem. Pokazane są tylko te elementy ogólnych rejestrów sterowania portami we/wy (DDR i PORT), na które wpływają bity COM21:0. Przy odwołaniu do stanu OC2, odwołanie to dotyczy wewnętrznego rejestru OC2, nie końcówki OC2..

Moduł wyjścia zgodności porównania (ang. Compare Match Output Unit) w trybie nie związanym z PWM

Ogólna funkcja portu we/we zostaje przejęta przez wyjście porównania (OC2) z generatora przebiegu, jeśli dowolny z bitów COM21:0 jest ustawiony. Jednakże kierunek końcówki OC2 (wejście lub wyjście) jest wciąż kontrolowany przez rejestr kierunku danych (DDR) dla tej końcówki portu. Bit portu kierunku danych dla końcówki OC2 (DDR_OC2) musi być ustawiony jako wyjście, zanim wartość OC2 stanie się widoczna na końcówce. Funkcja przejmowania jest niezależna od trybu pracy generatora przebiegu.

Zasada działania sieci logicznej dla końcówki Compare Output pozwala na inicjalizację stanu OC2 przed uaktywnieniem wyjścia. Zwróć uwagę, że niektóre z ustawień bitów COM21:0 są zarezerwowane tylko dla pewnych trybów pracy. Zobacz do podrozdziału "Opis Rejestrów".

Tryb Compare Output a generacja przebiegów

Generator przebiegów używa bitów COM21:0 w różny sposób w trybach Normalnym, CTC i PWM. Dla wszystkich trybów ustawienie COM21:0 = 0 mówi generatorowi przebiegów, aby nie wykonywał żadnego działania na rejestrze OC2 przy następnej zgodności porównania. Opis funkcji tych bitów znajdziesz w opisie poszczególnych trybów.

Zmiana stanu bitów COM21:0 odniesie efekt przy pierwszej zgodności porównania, która wystąpi po tej zmianie. W trybach nie-PWM działanie może być wymuszone natychmiast przez wykorzystanie bitów strobowych FOC2.

Na początek:  podrozdziału   strony 

Tryby pracy

Tryb pracy, tj. zachowanie się timera/licznika i końcówek Output Compare, jest zdefiniowany przez kombinację bitów trybu generacji przebiegu (WGM21:0) oraz bitów trybu Compare Output (COM21:0). Bity trybu Compare Output nie wpływają na sekwencję zliczania, natomiast bity trybu generacji przebiegu wpływają na nią. Bity  COM21:0 kontrolują, czy generowane wyjście PWM ma być zaprzeczone, czy nie (ang. inverted lub non-inverted PWM). Dla trybów różnych od trybów PWM bity COM021:0 kontrolują, czy sygnał wyjściowy powinien być ustawiany na 1, zerowany lub zmieniany na przeciwny (0 → 1, 1 → 0) przy zgodności porównania (“Moduł zgodności porównania").

Dokładne informacje na temat przebiegów czasowych znajdziesz w podrozdziale "Przebiegi czasowe timera/licznika".

Tryb normalny

Najprostszym trybem pracy jest tryb normalny (ang. Normal Mode, WGM21:0 = 0). W tym trybie kierunek zliczania jest zawsze w górę (stan licznika sie zwiększa przy każdym impulsie zegarowym) i nie jest wykonywane żadne zerowanie licznika. Licznik po prostu się przewija, gdy osiąga swoją maksymalną wartość 8-bitową (TOP = 0xFF), a później startuje ponownie od wartości BOTTOM (0x00). W trybie normalnym znacznik przepełnienia timera/licznika (ang. Timer/Counter Overflow Flag, TOV2) zostanie ustawiony w tym samym cyklu zegarowym, gdy TCNT2 osiąga wartość zero. Znacznik TOV2 w tym przypadku zachowuje się jak 9-ty bit z tym wyjątkiem, że jest tylko ustawiany, nie zerowany. Jednakże w połączeniu z przerwaniem od przepełnienia timera (ang. timer overflow interrupt), które automatycznie zeruje znacznik TOV2, rozdzielczość timera może zostać zwiększona programowo. Nie ma specjalnych przypadków do rozważenia w trybie normalnym, nowa wartość dla licznika może zostać wpisana w dowolnym momencie.

Moduł Output Compare może być użyty do generowania przerwań w zadanych momentach czasu. Używanie Output Compare do generacji przebiegów w trybie normalnym nie jest zalecane, ponieważ zabiera to zbyt wiele czasu mikroprocesora.

Tryb zerowania timera przy zgodności porównania (CTC)

W trybie zerowania timera przy zgodności porównania (ang. Clear Timer on Compare match, CTC)  (WGM21:0 = 2), rejestr OCR2 jest używany do manipulowania rozdzielczością licznika. W trybie CTC licznik jest zerowany, gdy jego wartość (TCNT2) zrówna się  z OCR2. Rejestr OCR2 definiuje wartość szczytową dla licznika, a stąd również jego rozdzielczość. Ten tryb zapewnia większą kontrolę nad częstotliwością wyjścia zgodności porównania  zgodności porównania. Upraszcza również operację zliczania zdarzeń zewnętrznych.

Wykres czasowy dla trybu CTC jest pokazany na poniższym rysunku. Wartość licznika (TCNT2) zwiększa się aż do pojawienia się zgodności porównania z OCR2, a wtedy licznik (TCNT2) jest zerowany.

Przerwanie może zostać wygenerowane za każdym razem, gdy wartość licznika osiąga wartość TOP przy użyciu znacznika OCF2. Jeśli to przerwanie jest uaktywnione, to procedura jego obsługi może zostać użyta do uaktualniania wartości TOP. Jednakże zmiana TOP na wartość bliską BOTTOM przy uruchomionym liczniku bez preskalera lub z małą wartością podziału preskalera musi być dokonywana ostrożnie, ponieważ tryb CTC nie posiada opcji podwójnego buforowania. Jeśli nowa wartość wpisana do OCR2 jest niższa od bieżącej wartości TCNT2, licznik przegapi zgodność porównania. W takim przypadku będzie on musiał zliczać do swojej wartości maksymalnej (0xFF) i rozpocząć od nowa zliczanie od 0x00, zanim będzie mogła wystąpić następna zgodność porównania.

Przy generowaniu przebiegu wyjściowego w trybie CTC wyjście OC2 może zostać ustawione na zmianę swojego poziomu logicznego przy każdej zgodności porównania przez ustawienie bitów trybu Compare Output na tryb zmiany (COM21:0 = 1). Wartość OC2 nie będzie widoczna na końcówce portu aż do ustawienia kierunku danych na wyjście. Generowany przebieg będzie posiadał maksymalną częstotliwość fOC2 = fclk_I/O/2, gdy OCR2 jest ustawione na zero (0x00). Częstotliwość przebiegu jest zdefiniowana wzorem:

Zmienna N reprezentuje współczynnik preskalera (1, 8, 64, 256 lub 1024).

Tak samo jak w trybie normalnym znacznik TOV2 jest ustawiany w tym samym cyklu zegara timera, gdy licznik zmienia stan z MAX na 0x00.


Szybki tryb PWM

Szybki tryb PWM (ang. fast Pulse Width Modulation mode) (WGM21:0 = 3) udostępnia opcję generowania przebiegu PWM o wysokiej częstotliwości. Szybkie PWM różni się od innych opcji PWM zliczaniem tylko w jednym kierunku. Licznik zlicza od BOTTOM do MAX, po czym znów rozpoczyna od BOTTOM. W trybie nieodwróconym Compare Output (ang. non-inverting Compare Output mode) wyjście Output Compare (OC2) jest zerowane przy zgodności porównania pomiędzy TCNT2 a OCR2 i ustawiane przy BOTTOM. W trybie odwróconym Output Compare (ang. inverting Compare Output mode) wyjście jest ustawiane przy zgodności porównania i zerowane przy BOTTOM. Z powodu tego zliczania tylko w jednym kierunku, częstotliwość pracy szybkiego trybu PWM może być dwukrotnie wyższa niż w trybie PWM z poprawnością fazy, który wykorzystuje zliczanie dwukierunkowe. Ta wysoka częstotliwość sprawia, że szybki tryb PWM dobrze nadaje się do aplikacji sterujących zasilaniem, stabilizacją oraz przetwarzaniem cyfrowo/analogowym. Wysoka częstotliwość umożliwia stosowanie mniejszych wymiarowo elementów zewnętrznych (cewek, kondensatorów), a przez to zmniejsza całkowity koszt systemu.

W szybkim trybie PWM licznik jest zwiększany co 1, aż jego zawartość osiągnie MAX. Licznik zostaje wyzerowany przy następnym cyklu zegara timera. Na poniższym rysunku przedstawiono wykres czasowy dla szybkiego trybu PWM. Wartość TCNT2 jest na wykresie przedstawiona jako histogram dla zilustrowania jednokierunkowej operacji zliczania. Wykres zawiera wyjścia PWM nieodwrócone oraz odwrócone. Małe poziome odcinki na zboczach TCNT2 reprezentują zgodności porównań pomiędzy OCR2 a TCNT2.

 

Znacznik przepełnienia timera/licznika (ang. Timer/Counter Overflow Flag, TOV2) jest ustawiany zawsze, gdy licznik osiąga MAX. Jeśli przerwanie jest uaktywnione, to procedura jego obsługi może zostać użyta do uaktualniania wartości do porównań.

W szybkim trybie PWM układ porównawczy pozwala na generację przebiegów PWM na końcówkach OC2. Ustawienie bitów COM21:0 na 2 utworzy nieodwrócony przebieg PWM, a odwrócony przebieg PWM może zostać wygenerowany przez ustawienie bitów COM21:0 na 3. Faktyczna wartość OC2 pojawi się na końcówce portu tylko wtedy, gdy końcówka ta zostanie ustawiona jako wyjście. Przebieg PWM jest generowany przez ustawianie (lub zerowanie) rejestru OC2 przy zgodności porównania pomiędzy OCR2 i TCNT2, a zerowanie (lub ustawianie) rejestru OC2 w cyklu zegara timera, w którym licznik jest zerowany (zmienia wartość z MAX na BOTTOM).

Częstotliwość przebiegu PWM na wyjściu może być obliczona z poniższego wzoru:


Zmienna N reprezentuje dzielnik preskalera (1, 8, 64, 256 lub 1024).

Wartości ekstremalne rejestru OCR2 reprezentują specjalne przypadki przy generacji przebiegu wyjściowego w szybkim trybie PWM. Jeśli OCR2 jest ustawiony na wartość równą BOTTOM, to na wyjściu pojawią się wąskie szpilki przy każdym  MAX+1 cyklu zegara timera. Ustawienie OCR2 na wartość równą MAX spowoduje powstanie stałego przebiegu o wartości wysokiej lub niskiej (zależnie od polaryzacji wyjścia ustawianej bitami COM21:0).

Przebieg wyjściowy z wypełnieniem 50% w szybkim trybie PWM można osiągnąć przez ustawienie wyjścia OC2 na zmianę poziomu logicznego przy każdej zgodności porównania (COM21:0 = 1). Generowany przebieg będzie posiadał maksymalną częstotliwość fOC2 = fclk_I/O/2, gdy rejestr OCR2 zostanie ustawiony na zero. Ta cecha jest podobna do ustawienia zmiany poziomu OC2 w trybie CTC, z wyjątkiem tego, iż opcja podwójnego buforowania w module Output Compare jest uaktywniona w szybkim trybie PWM.


Tryb PWM poprawny fazowo

Tryb PWM poprawny fazowo (ang. phase correct PWM mode, WGM21:0 = 1) udostępnia opcję generacji przebiegu PWM o wysokiej rozdzielczości i poprawnego fazowo. Oparty on jest na zliczaniu dwukierunkowym. Licznik w kółko zlicza od BOTTOM do MAX, a później od MAX do BOTTOM. W nieodwróconym trybie Compare Output końcówka Output Compare (OC2) jest ustawiana w stan niski przy zgodności porównania pomiędzy TCNT2 i OCR2 przy zliczaniu w górę, a ustawiana w stan wysoki przy tej zgodności porównania przy zliczaniu w dół. W odwróconym trybie Output Compare operacje są odwrócone. Zliczanie dwukierunkowe skutkuje mniejszą częstotliwością pracy niż przy zliczaniu jednokierunkowym. Jednakże z powodu symetrii trybów PWM z dwukierunkowym zliczaniem są one preferowane w aplikacjach sterujących silnikami.

Rozdzielczość PWM w trybie PWM poprawnym fazowo jest ustalona na osiem bitów. W trybie PWM poprawnym fazowo licznik jest zwiększany aż osiągnie wartość MAX. Gdy to się stanie, zmienia kierunek zliczania. Wartość TCNT2 będzie równa MAX przez jeden takt zegara timera. Wykres czasowy trybu PWM poprawnego fazowo przedstawia rysunek poniżej. Wartość TCNT2 jest na wykresie pokazana jako histogram, aby zilustrować zliczanie w obu kierunkach. Wykres zawiera wyjścia PWM nieodwrócone i odwrócone. Małe, poziome linie na zboczach TCNT2 reprezentują zgodności porównań pomiędzy OCR2 a TCNT2.

Znacznik przepełnienia timera/licznika (ang. Timer/Counter Overflow Flag, TOV2) jest ustawiany za każdym razem, gdy licznik osiąga BOTTOM i może on zostać użyty do generowania przerwania w tym właśnie momencie.

W trybie PWM poprawnym fazowo moduł porównawczy pozwala generować przebiegi PWM na końcówce OC2. Ustawienie bitów COM21:0 na 2 wytworzy nieodwrócony przebieg PWM, a przebieg odwrócony powstanie przy ustawieniu COM21:0 na 3. Faktyczna wartość OC2 pojawi się na końcówce portu tylko wtedy, gdy końcówka ta zostanie ustawiona jako wyjście. Przebieg PWM jest generowany przez zerowanie (lub ustawianie) rejestru OC2 przy zgodności porównania pomiędzy OCR2 i TCNT2, gdy licznik zlicza w górę, a ustawianie (lub zerowanie) rejestru OC2 przy zgodności porównania pomiędzy OCR2 a TCNT2, gdy licznik zlicza w dół. Wyjściową częstotliwość PWM w trybie PWM poprawnym fazowo obliczamy wg poniższego wzoru:


Zmienna N reprezentuje dzielnik preskalera (1, 8, 64, 256 lub 1024).

Wartości ekstremalne dla rejestru OCR2 reprezentują specjalne przypadki przy generacji przebiegu PWM w trybie poprawnym fazowo. Jeśli OCR2 zostanie ustawiony na BOTTOM, to wyjście będzie stale w stanie niskim, a jeśli ustawi się go na MAX, to na wyjściu ciągle będzie stan wysoki  w trybie nieodwróconym PWM. W trybie odwróconym PWM wyjście będzie w przeciwnych stanach logicznych.

Na samym początku okresu 2 na wykresie powyżej OCn przechodzi ze stanu wysokiego w niski, nawet jeśli nie występuje zgodność porównania. Miejsce tego przejścia ma zagwarantować symetryczność wokół BOTTOM. Istnieją dwa przypadki dające takie przejście bez zgodności porównania:

Na początek:  podrozdziału   strony 

Przebiegi czasowe timera/licznika

Poniższe rysunki pokazują timer/licznik w trybie synchronicznym, a zegar timera (clkT2) jest z tego powodu pokazany jako sygnał zegarowy taktujący licznik. W trybie asynchronicznym clkI/O powinien być zastąpiony przez zegar oscylatora timera/licznika. Rysunki zawierają informację o momencie ustawiania znaczników przerwania. Rysunek poniżej zawiera przebiegi czasowe dla podstawowej pracy timera/licznika. Ciąg zliczania jest bliski wartości MAX we wszystkich trybach z wyjątkiem trybu PWM poprawnego fazowo.

Wykres czasowy Timera/Licznika bez preskalera
obrazek

Następny wykres pokazuje te same dane, lecz z uruchomionym preskalerem (fclk_I/O:8):

obrazek

Kolejny wykres pokazuje ustawianie znacznika OCF2 we wszystkich trybach  z wyjątkiem trybu CTC:

obrazek

Kolejny wykres pokazuje ustawianie znacznika OCF2 i zerowanie licznika TCNT2 w trybie CTC.

obrazek

Na początek:  podrozdziału   strony 

Opis rejestrów 8-bitowego timera/licznika

TCCR2 – Timer/Counter Control Register – Rejestr A sterowania timerem/licznikiem 2

Bit 7 6 5 4 3 2 1 0  
0x25 (0x55) FOC2 WGM20 COM21 COM20 WGM21 CS22 CS21 CS20 TCCR2
Zapis/Odczyt Z/O Z/O Z/O Z/O Z/O Z/O Z/O Z/O  
Wartość początkowa 0 0 0 0 0 0 0 0  

Bit 7 – FOC2: Force Output Compare – Wymuszone Output Compare

Bit FOC2 jest czynny tylko wtedy, gdy bity WGM określają tryb nie-PWM. Jednakże w celu zapewnienia kompatybilności z przyszłymi układami bit ten musi być ustawiany na zero przy zapisie do TCCR2 w czasie pracy w trybie PWM. Gdy do bitu FOC2 zostanie zapisana logiczna jedynka, wymuszana jest natychmiastowa zgodność porównania na module generacji przebiegu. Wyjście OC2 jest zmieniane zgodnie z ustawieniami bitów COM21:0.

Zauważ, iż bit FOC2 jest zaimplementowany jako strob. Z tego powodu to wartość obecna w bitach COM21:0 określa efekt tego wymuszonego porównania. Strob FOC2 nie wygeneruje żadnego przerwania, ani nie wyzeruje timera w trybie CTC używającego OCR2 jako TOP.

Przy odczycie bit FOC2 zwraca zawsze zero.

Bity 6,3 – WGM21:0: Waveform Generation Mode – Tryb generacji przebiegu

Te bity sterują sekwencją zliczania w liczniku, źródłem wartości maksymalnej (TOP) licznika i rodzajem używanej generacji przebiegu. Obsługiwane w module timera/licznika tryby pracy są następujące: normalny, zerowanie timera przy zgodności porównania (CTC) i dwa typy modulacji szerokości impulsu (PWM).

Poniższa tabelka przedstawia dostępne tryby pracy:

Tryb WGM21
(CTC2)
WGM20
(PWM2)
Tryb pracy timera/licznika(1) TOP Uaktualnianie OCR2 Ustawianie znacznika TOV2
0 0 0 Normalny 0xFF Natychmiast MAX
1 0 1 PWM z poprawną fazą 0xFF TOP BOTTOM
2 1 0 CTC OCR2 Natychmiast MAX
3 1 1 Szybki PWM 0xFF BOTTOM MAX
Uwaga: 1. Definicje nazw bitów CTC2 i PWM2 są już przestarzałe. Używaj definicji WGM21:0. Jednakże działanie oraz położenie tych bitów są kompatybilne z poprzednimi wersjami timera.

Bity 5:4 – COM21:0: Compare Match Output Mode – Tryb Output Compare przy zgodności porównania

Te bity kontrolują zachowanie się końcówki Output Compare (OC2). Jeśli zostanie ustawiony jeden lub oba bity COM21:0, to wyjście OC2 przechwytuje normalne działanie portu tej końcówki we/wy, do której jest podłączone. Jednakże zwróć uwagę, iż bit Rejestru kierunku danych DDR odpowiadający końcówce OC2 musi zostać ustawiony, aby uaktywnić to wyjście.

Gdy OC2 jest podłączone do końcówki, funkcja bitów COM21:0 zależy od ustawienia bitów WGM21:0.

Poniższa tabelka pokazuje działanie bitów COM21:0, gdy bity WGM21:0 ustawiają tryb normalny lub CTC (nie-PWM).

COM21 COM20 Opis
0 0 Normalna praca portu, OC2 odłączone.
0 1 Zmiana wartości OC2 na przeciwną przy zgodności porównania.
1 0 Zerowanie OC2 przy zgodności porównania.
1 1 Ustawienie OC2 przy zgodności porównania.

Następna tabelka pokazuje działanie bitów COM21:0, gdy bity WGM21:0 ustawiają szybki tryb PWM.

COM21 COM20 Opis
0 0 Normalna praca portu, OC2 odłączone.
0 1 Zarezerwowane
1 0 Zerowanie OC2 przy zgodności porównania, ustawienie OC2 przy BOTTOM.
1 1 Ustawienie OC2 przy zgodności porównania, zerowanie OC2 przy BOTTOM.
Uwaga: 1. Specjalny przypadek występuje, gdy rejestr OCR2 ma zawartość równą TOP, a bit COM21 jest ustawiony. W takim przypadku zgodność porównania jest ignorowana, lecz ustawianie lub zerowanie jest wykonywane przy wartości BOTTOM. Zobacz do podrozdziału "Szybki tryb PWM".

Tabelka poniżej pokazuje działanie bitów COM21:0, gdy bity WGM21:0 ustawiają tryb PWM poprawny fazowo.

COM21 COM20 Opis
0 0 Normalna praca portu, OC2 odłączone.
0 1 Zarezerwowane
1 0 Zerowanie OC2 przy zgodności porównania przy zliczaniu w górę.
Ustawienie OC2 przy zgodności porównania przy zliczaniu w dół.
1 1 Ustawienie OC2 przy zgodności porównania przy zliczaniu w górę.
Zerowanie OC2 przy zgodności porównania przy zliczaniu w dół.
Uwaga: 1. Specjalny przypadek występuje, gdy rejestr OCR2 ma zawartość równą TOP, a bit COM21 jest ustawiony. W takim przypadku zgodność porównania jest ignorowana, lecz ustawianie lub zerowanie jest wykonywane przy wartości TOP. Zobacz do podrozdziału "Tryb PWM poprawny fazowo".

Bity 2:0 – CS22:0: Clock Select – Wybór zegara

Trzy bity wyboru zegara określają źródło zegarowe, które jest używane przez timer/licznik, zobacz na poniższą tabelkę.

CS22 CS21 CS20 Opis
0 0 0 Brak źródła zegarowego  (timer/licznik zatrzymany)
0 0 1 clkTS2/1 (bez preskalera)
0 1 0 clkTS2/8 (z preskalera)
0 1 1 clkTS2/32 (z preskalera)
1 0 0 clkTS2/64 (z preskalera)
1 0 1 clkTS2/128 (z preskalera)
1 1 0 clkTS2/256 (z preskalera)
1 1 1 clkTS2/1024 (z preskalera)

TCNT2 – Timer/Counter Register – Rejestr timera/licznika

Bit 7 6 5 4 3 2 1 0  
0x24 (0x44) TCNT2[7:0] TCNT2
Zapis/Odczyt Z/O Z/O Z/O Z/O Z/O Z/O Z/O Z/O  
Wartość początkowa 0 0 0 0 0 0 0 0  

Rejestr timera/licznika daje bezpośredni dostęp zarówno przy odczycie jak i przy zapisie do zawartości 8-bitowego licznika w module timera/licznika. Zapis do rejestru TCNT2 blokuje (usuwa) zgodność porównania przy następnym cyklu zegara timera. Modyfikowanie licznika (TCNT2) podczas jego pracy wprowadza ryzyko pominięcia zgodności porównania pomiędzy TCNT2 a rejestrem OCR2.


OCR2 – Output Compare Register 2 –  Rejestr 2 dla Output Compare

Bit 7 6 5 4 3 2 1 0  
0x23 (0x43) OCR2[7:0] OCR2
Zapis/Odczyt Z/O Z/O Z/O Z/O Z/O Z/O Z/O Z/O  
Wartość początkowa 0 0 0 0 0 0 0 0  

Rejestr 2 dla Output Compare zawiera 8-bitową wartość, która jest ciągle porównywana z zawartością licznika (TCNT2). Zgodność może zostać wykorzystana do generacji przerwania Output Compare lub do generacji przebiegu wyjściowego na końcówce OC2.

Na początek:  podrozdziału   strony 

Praca asynchroniczna timera/licznika

ASSR – Asynchronous Status Register – Rejestr stanu asynchronicznego

Bit 7 6 5 4 3 2 1 0  
0x22 (0x42) AS2 TCN2UB OCR2UB TCR2UB ASSR
Zapis/Odczyt O O O O Z/O O O O  
Wartość początkowa 0 0 0 0 0 0 0 0  

Bit 3 – AS2: Asynchronous Timer/Counter2 – Tryb pracy asynchronicznej

Gdy bit AS2 zostanie zapisany stanem zero, timer/licznik 2 jest taktowany z zegara we/wy clkI/O. Gdy do bitu AS2 zostanie wpisana jedynka, timer/licznik 2 jest taktowany z oscylatora kwarcowego podłączonego do końcówki 1 oscylatora timera (ang. Timer Oscillator 1 pin, TOSC1). Gdy zmienia się wartość bitu AS2, zawartości rejestrów TCNT2, OCR2 i TCCR2 mogą być nieprawidłowe.

Bit 2 – TCN2UB: Timer/Counter2 Update Busy – Uaktualnienie rejestru TCNT2 w toku

Gdy timer/licznik 2 pracuje asynchronicznie i rejestr TCNT2 zostanie zapisany, bit ten przechodzi w stan jeden. Gdy rejestr TCNT2 został uaktualniony z rejestru tymczasowego, bit jest zerowany sprzętowo. Logiczne zero w tym bicie oznacza, iż rejestr TCNT2 można zapisać nową wartością.

Bit 1 – OCR2UB: Output Compare Register2 Update Busy – Uaktualnienie rejestru OCR2 w toku

Gdy timer/licznik 2 pracuje asynchronicznie i rejestr OCR2 zostanie zapisany, bit ten przechodzi w stan jeden. Gdy rejestr OCR2 został uaktualniony z rejestru tymczasowego, bit jest zerowany sprzętowo. Logiczne zero w tym bicie oznacza, iż rejestr OCR2 można zapisać nową wartością.

Bit 0 – TCR2UB: Timer/Counter Control Register2 Update Busy – Uaktualnienie rejestru TCCR2 w toku

Gdy timer/licznik 2 pracuje asynchronicznie i rejestr TCCR2 zostanie zapisany, bit ten przechodzi w stan jeden. Gdy rejestr TCCR2 został uaktualniony z rejestru tymczasowego, bit jest zerowany sprzętowo. Logiczne zero w tym bicie oznacza, iż rejestr TCCR2 można zapisać nową wartością.

Jeśli zostanie wykonany zapis do dowolnego z tych trzech rejestrów timera/licznika 2, gdy jego bit zajętości jest ustawiony, to zapisana wartość może ulec uszkodzeniu i spowodować niezamierzone przerwanie.

Mechanizm odczytu TCNT2, OCR2 i TCCR2 jest inny. Gdy odczytywany jest rejestr TCNT2, odczytana będzie aktualna wartość timera. Gdy odczytywany jest rejestr OCR2 lub TCCR2, odczytana będzie wartość z rejestru tymczasowego.

Asynchroniczna praca timera/licznika 2

Gdy timer/licznik 2 pracuje asynchronicznie, należy rozważyć kilka rzeczy.

  1. Wyłącz przerwania timera/licznika 2 przez wyzerowanie bitów OCIE2 i TOIE2.
  2. Wybierz źródło zegarowe przez odpowiednie ustawienie bitu AS2.
  3. Wpisz nowe wartości do rejestrów TCNT2, OCR2 i TCCR2.
  4. Przy przełączaniu na pracę asynchroniczną: poczekaj na bity TCN2UB, OCR2UB i TCR2UB.
  5. Wyzeruj znaczniki przerwań timera/licznika 2.
  6. Włącz przerwania, jeśli są potrzebne.
  1. Zawisz wartość do TCNT2, OCR2 lub TCCR2.
  2. Zaczekaj aż odpowiedni znacznik wykonywania w toku w rejestrze ASSR powróci w stan zero.
  3. Wejdź w tryb oszczędzania energii lub w tryb rozszerzonej gotowości.
  1. Zapisz dowolną wartość do rejestru OCR2 lub do TCNT2.
  2. Poczekaj, aż odpowiedni znacznik operacji w toku przyjmie wartość zero.
  3. Odczytaj TCNT2.

TIMSK – Timer/Counter Interrupt Mask Register – Rejestr masek przerwań timerów/liczników

Bit 7 6 5 4 3 2 1 0  
0x39 (0x59) OCIE2 TOIE2 TICIE1 OCIE1A OCIE1B TOIE1 TOIE0 TIMSK
Zapis/Odczyt Z/O Z/O Z/O Z/O Z/O Z/O O Z/O  
Wartość początkowa 0 0 0 0 0 0 0 0  

Bit 7 – OCIE2: Timer/Counter2 Output Compare Match Interrupt Enable – Włączenie przerwań przy zgodności porównania w timerze/liczniku 2

Gdy bit OCIE2 jest zapisany logiczną jedynką oraz bit I w rejestrze stanu SREG jest ustawiony na 1, to zostaje włączona obsługa przerwań od zgodności porównania w timerze/liczniku 2. Odpowiednie przerwanie jest wykonywane, jeśli wystąpi zgodność porównania w timerze/liczniku 2 (tj. gdy zostanie ustawiony bit OCF2 w rejestrze znaczników przerwań timerów/liczników – TIFR).

Bit 6 – TOIE2: Timer/Counter2 Overflow Interrupt Enable – Włączenie przerwań przy przepełnieniu timera/licznika 2

Gdy bit TOIE2 jest zapisany logiczną jedynką oraz bit I w rejestrze stanu SREG jest ustawiony na 1, to zostaje włączona obsługa przerwań od przepełnienia timera/licznika 2. Odpowiednie przerwanie jest wykonywane, jeśli wystąpi przepełnienie w timerze/liczniku 2 (tj. gdy zostanie ustawiony bit TOV2 w rejestrze znaczników przerwań timerów/liczników – TIFR).

TIFR – Timer/Counter Interrupt Flag Register – Rejestr znaczników przerwań timerów/liczników

Bit 7 6 5 4 3 2 1 0  
0x38 (0x58) OCF2 TOV2 ICF1 OCF1A OCF1B TOV1 TOV0 TIFR
Zapis/Odczyt Z/O Z/O Z/O Z/O Z/O Z/O O Z/O  
Wartość początkowa 0 0 0 0 0 0 0 0  

Bit 7 – OCF2: Output Compare Flag 2 – Znacznik 2 Output Compare

Bit OCF2 jest ustawiany, gdy wystąpi zgodność porównania pomiędzy timerem/licznikiem 2 a danymi w rejestrze OCR2. Znacznik OCF2 jest zerowany sprzętowo przy wykonaniu odpowiedniego wektora przerwań. Alternatywnie znacznik OCF2 jest zerowany przez wpisanie do niego logicznej jedynki. Gdy są ustawione na 1 bit I w rejestrze SREG, bit OCIE2 (ang. Timer/Counter2 Compare Match Interrupt Enable – włączenie przerwań przy zgodności porównania w timerze/liczniku 2) i znacznik OCF2, zostaje wykonane przerwanie przy zgodności porównania w timerze/liczniku 2.

Bit 6 – TOV2: Timer/Counter2 Overflow Flag – Znacznik przepełnienia w timerze/liczniku 2

Bit TOV2 jest ustawiany, gdy wystąpi przepełnienie w timerze/liczniku 2. Znacznik TOV2 jest zerowany sprzętowo przy wykonaniu odpowiedniego wektora przerwań. Alternatywnie znacznik TOV2 jest zerowany przez wpisanie do niego logicznej jedynki. Gdy są ustawione na 1 bit I w rejestrze SREG, bit TOIE2 (ang. Timer/Counter2 Overflow Interrupt Enable – włączenie przerwań przy przepełnieniu w timerze/liczniku 2) i znacznik TOV2, zostaje wykonane przerwanie przy przepełnieniu w timerze/liczniku 2. W trybie PWM bit ten jest ustawiany, gdy timer/licznik 2 zmienia kierunek zliczania przy wartości 0x00.

Na początek:  podrozdziału   strony 

Preskaler timera/licznika

Preskaler dla timera/licznika 2

Źródło zegarowe dla timera/licznika 2 nosi nazwę clkT2S i jest standardowo połączone z głównym zegarem we/wy systemu, clkI/O. Przez ustawienie bitu AS2 w rejestrze ASSR timer/licznik 2 jest taktowany asynchronicznie z końcówki TOSC1. To umożliwia użycie timera/licznika 2 jako licznika zegarowego rzeczywistego (ang. Real Time Counter, RTC). Gdy bit AS2 jest ustawiony, końcówki TOSC1 i TOSC2 zostają odłączone od portu B. Wtedy można pomiędzy nie podłączyć kryształ kwarcu, który będzie służył jako niezależne źródło zegarowe dla timera/licznika 2. Oscylator został zoptymalizowany do użytku z kwarcem 32,768 kHz. Podłączanie zewnętrznego źródła zegarowego do końcówki TOSC1 nie jest zalecane. Możliwe ustawienia preskalera dla timera/licznika 2 są następujące: clkT2S/8, clkT2S/32, clkT2S/64, clkT2S/128, clkT2S/256 i clkT2S/1024. Dodatkowo można wybrać clkT2S jak również 0 (stop).

Ustawienie bitu PSR2 w rejestrze SFIOR resetuje preskaler. Pozwala to użytkownikowi pracować z przewidywalnym preskalerem.


SFIOR – Special Function IO Register – Rejestr funkcji specjalnych

Bit 7 6 5 4 3 2 1 0  
0x30 (0x50) ACME PUD PSR2 PSR10 SFIOR
Zapis/Odczyt O O O O Z/O Z/O Z/O Z/O  
Wartość początkowa 0 0 0 0 0 0 0 0  

Bit 1 – PSR2: Prescaler Reset Timer/Counter2 – Reset preskalera dla timera/licznika 2

Gdy ten bit zostanie ustawiony na 1, zresetuje się preskaler timera/licznika 2. Bit jest zerowany sprzętowo po wykonaniu tej operacji. Zapis zera do tego bitu nie przynosi żadnego efektu. Przy odczycie bit ten zwraca zawsze wartość zero, jeśli timer/licznik 2 jest taktowany przez wewnętrzny zegar mikroprocesora. Jeśli bit PSR2 zostanie ustawiony na jeden podczas pracy asynchronicznej timera/licznika 2, to pozostanie w tym stanie aż do momentu zresetowania się preskalera.

Na początek:  podrozdziału   strony 

Zespół Przedmiotowy
Chemii-Fizyki-Informatyki

w I Liceum Ogólnokształcącym
im. Kazimierza Brodzińskiego
w Tarnowie
ul. Piłsudskiego 4
©2021 mgr Jerzy Wałaszek

Materiały tylko do użytku dydaktycznego. Ich kopiowanie i powielanie jest dozwolone
pod warunkiem podania źródła oraz niepobierania za to pieniędzy.

Pytania proszę przesyłać na adres email: i-lo@eduinf.waw.pl

Serwis wykorzystuje pliki cookies. Jeśli nie chcesz ich otrzymywać, zablokuj je w swojej przeglądarce.

Informacje dodatkowe.