Serwis Edukacyjny
w I-LO w Tarnowie
obrazek

Materiały dla uczniów liceum

  Wyjście       Spis treści       Wstecz       Dalej  

obrazek

Autor artykułu: mgr Jerzy Wałaszek
Konsultacje: Wojciech Grodowski, mgr inż. Janusz Wałaszek

©2021 mgr Jerzy Wałaszek
I LO w Tarnowie

obrazek

Mikrokontrolery

ATtiny2313A/4313

USART w trybie SPI

obrazek

Educational and Non-Profit Use of Copyrighted Material:

If you use Microchip copyrighted material solely for educational (non-profit) purposes falling under the “fair use” exception of the U.S. Copyright Act of 1976 then you do not need Microchip’s written permission. For example, Microchip’s permission is not required when using copyrighted material in: (1) an academic report, thesis, or dissertation; (2) classroom handouts or textbook; or (3) a presentation or article that is solely educational in nature (e.g., technical article published in a magazine).

https://www.microchip.com/about-us/legal-information/copyright-usage-guidelines

SPIS TREŚCI
Podrozdziały

obrazek

Cechy

Na początek:  podrozdziału   strony 

Przegląd

Uniwersalny synchroniczny i asynchroniczny szeregowy odbiornik i nadajnik (ang. Universal Synchronous and Asynchronous serial Receiver and Transmitter, USART) może być ustawiony na tryb pracy zgodny z trybem master SPI. Ustawienie na 1 obu bitów UMSEL1:0 włącza w USART logikę MSPIM. W tym trybie pracy logika sterująca master SPI przejmuje bezpośrednią kontrolę nad zasobami USART. Zasoby te obejmują rejestr przesuwający nadajnika i odbiornika z buforami oraz generator szybkości transmisji. Wyłączone zostają generator parzystości i układ sprawdzania parzystości, logika odtwarzania danych i zegara oraz logika sterowania nadawaniem i odbiorem danych. Logika odbioru i nadawania USART zostaje zastąpiona wspólną logiką sterowania transmisją SPI. Jednakże logika sterowania końcówkami i generacją przerwań jest identyczna w obu trybach pracy.

W obu trybach położenie komórek rejestrów we/wy jest takie same. Jednakże funkcje niektórych rejestrów sterujących zmieniają się, gdy jest używany tryb MSPIM.

Na początek:  podrozdziału   strony 

Generacja zegara

Logika generacji zegara generuje podstawowy zegar dla nadajnika i odbiornika. W trybie pracy USART MSPIM obsługiwane jest tylko wewnętrzne generowanie zegara (tj. praca master). Z tego powodu bit rejestru kierunku danych dla końcówki XCK (DDR_XCK) musi być ustawiony na jeden (tj. jako wyjście), aby moduł USART działał prawidłowo w trybie MSPIM. Zaleca się ustawienie bitu DDR_XCK przed włączeniem trybu USART MSPIM (tj. ustawienie bitu TXEN i RXEN na jeden).

Wewnętrzna generacja zegara w trybie MSPIM jest identyczna jak w synchronicznym trybie USART master. Z tego powodu szybkość transmisji i ustawienia UBRR można wyliczać z tych samych wzorów:

Tryb pracy Wzór na szybkość transmisji Wzór na wyliczenie wartości UBRR
Tryb synchroniczny master
fT – szybkość transmisji w bitach na sekundę
fOSC – częstotliwość zegarowa oscylatora systemowego
UBRR – zawartość rejestrów UBRRH i UBRRL (0...4095)
Na początek:  podrozdziału   strony 

Tryby danych SPI i ich przebiegi czasowe

W odniesieniu do danych szeregowych są cztery kombinacje fazy i polaryzacji XCK (SCK), które określane są przez bity sterujące UCPHA i UCPOL. Wykresy czasowe przesyłu danych są przedstawione poniżej na rysunku. Bity danych są wysuwane i zatrzaskiwane przy przeciwnych zboczach sygnału XCK, zapewniając wystarczający czas na ustabilizowanie się sygnałów danych. Funkcje bitów UCPOL i UCPHA podsumowuje tabelka. Zapamiętaj, iż zmiana stanu dowolnego z tych bitów zniszczy całą bieżąco wykonywaną transmisję zarówno dla odbiornika jak i dla nadajnika.

UCPOL UCPHA Tryb SPI Zbocze początkowe Zbocze końcowe
0 0 0 Próbkowanie (narastające) Ustawianie (opadające)
0 1 1 Ustawianie (narastające) Próbkowanie (opadające)
1 0 2 Próbkowanie (opadające) Ustawianie (narastające)
1 1 3 Ustawianie (opadające) Próbkowanie (narastające)

Na początek:  podrozdziału   strony 

Formaty ramek

Ramka szeregowa dla MSPIM zdefiniowana jest jako jeden znak złożony z 8 bitów danych. USART w trybie MSPIM posiada dwa formaty ramek:

Ramka rozpoczyna się od najmniej lub najbardziej znaczącego bitu danych, dalej następują kolejne bity danych aż do całkowitej ich liczby równej osiem, kończąc się dpowiednio najbardziej lub najmniej znaczącym bitem. Gdy pełna ramka zostanie przesłana, to nowa może wystąpić bezpośrednio za nią lub linia transmisyjna może przejść w stan bezczynny.

Bit UDORD w rejestrze UCSRC ustawia format ramek używanych przez USART w trybie MSPIM. Odbiornik i nadajnik korzystają z tego samego ustawienia. Zapamiętaj, iż zmiana tego bitu w czasie wykonywania transmisji spowoduje błędy w przesyle zarówno dla nadajnika jak i odbiornika.

16-bitowy przesył danych można zrealizować przez zapis dwóch bajtów danych do rejestru UDR. Wtedy przerwanie przy zakończeniu transmisji UART zasygnalizuje, że 16-bitowa wartość została przesłana.

Inicjalizacja USART MSPIM

USART w trybie MSPIM musi być zainicjowane przed rozpoczęciem jakiejkolwiek wymiany danych. Zwykle proces inicjalizacji składa się z ustawienia szybkości transmisji, ustawienia trybu pracy master (przez ustawienie na jeden bitu DDR_XCK), ustawienia formatu ramki i włączenia nadajnika i odbiornika. Niezależnie może pracować tylko nadajnik. Przy pracy sterowanej przerwaniami należy wyzerować globalny znacznik przerwań I w rejestrze stanu SREG (blokując w ten sposób globalnie przerwania) na czas wykonywania inicjalizacji.

Aby zapewnić natychmiastową inicjalizację wyjścia XCK, rejestr szybkości transmisji (ang. Baud-Rate Register, UBRR) musi zawierać wartość zero w momencie włączenia nadajnika. W przeciwieństwie do normalnego trybu pracy USART rejestr UBRR musi być zapisany pożądaną wartością po włączeniu nadajnika. Ustawienie UBRR na zero przed włączeniem nadajnika nie jest konieczne, jeśli inicjalizacja jest wykonywana po resecie, ponieważ UBRR ma już wtedy wartość zero.

Przed wykonaniem ponownej inicjalizacji ze zmienioną szybkością transmisji, trybem danych lub formatem ramki upewnij się, że nie jest prowadzona żadna transmisja w okresie zmiany zawartości rejestrów sterujących. Do sprawdzenia zakończenia transmisji przez nadajnik można wykorzystać znacznik TXC, natomiast znacznik RXC może być użyty do sprawdzenia, czy są jakieś nieodczytane jeszcze dane w buforze odbiorczym. Zapamiętaj, iż znacznik TXC musi być wyzerowany przed każdą transmisją (przed zapisem do rejestru UDR), jeśli jest on wykorzystywany do tego celu.

Poniższe proste kody inicjalizacji USART pokazują równoważne sobie funkcje w asemblerze i w języku C. Przykłady zakładają przeglądanie stanu znacznika (bez włączonych przerwań). Szybkość transmisji podana jest jako parametr funkcji. Dla kodu w asemblerze parametr szybkości transmisji powinien byc umieszczony w rejestrach r17:r16.

Przykład w kodzie maszynowym
USART_Init:
    clr r18
    out UBRRH,r18
    out UBRRL,r18
    ; Ustawienie końcówki XCK portu jako wyjście włącza tryb master.
    sbi XCK_DDR, XCK
    ; Ustaw tryb pracy MSPI i tryb danych SPI 0.
    ldi r18, (1<<UMSEL1)|(1<<UMSEL0)|(0<<UCPHA)|(0<<UCPOL)
    out UCSRC,r18
    ; Włącz odbiornik i nadajnik.
    ldi r18, (1<<RXEN)|(1<<TXEN)
    out UCSRB,r18
    ; Ustaw szybkość transmisji.
    ; WAŻNE: Szybkość transmisji musi być ustawiona po włączeniu nadajnika!
    out UBRRH, r17
    out UBRRL, r18
    ret
Przykład w języku C
void USART_Init( unsigned int baud )
{
    UBRR = 0;
    /* Ustawienie końcówki XCK portu jako wyjście włącza tryb master. */
    XCK_DDR |= (1<<XCK);
    /* Ustaw tryb pracy MSPI i tryb danych SPI 0. */
    UCSRC = (1<<UMSEL1)|(1<<UMSEL0)|(0<<UCPHA)|(0<<UCPOL);
    /* Włącz odbiornik i nadajnik. */
    UCSRB = (1<<RXEN)|(1<<TXEN);
    /* Ustaw szybkość transmisji. */
    /* WAŻNE: Szybkość transmisji musi być ustawiona po włączeniu nadajnika! */
    UBRR = baud;
}
Na początek:  podrozdziału   strony 

Przesył danych

Używanie USART w trybie MSPI wymaga włączenia nadajnika, tj. ustawienia na jeden bitu TXEN w rejestrze UCSRB. Gdy nadajnik zostanie włączony, to normalna praca końcówki TxD zostaje zmieniona na wyjście szeregowe nadajnika. Włączenie odbiornika jest opcjonalne i wykonuje się je przez ustawienie na jeden bitu RXEN w rejestrze UCSRB.

Gdy zostanie włączony odbiornik normalna praca końcówki RxD zostaje zmieniona na wejście szeregowe odbiornika. W obu przypadkach XCK będzie użyty jako zegar transmisji. Przesył danych jest inicjowany zapisem do komórki we/wy UDR. Tak jest zarówno dla wysyłania jak i odbioru danych, ponieważ nadajnik kontroluje zegar transmisji. Dane wpisane do UDR są przenoszone z bufora nadawczego do rejestru przesuwającego, gdy ten jest gotowy na przesłanie nowej ramki.

Aby utrzymywać bufor wejściowy w synchronizacji z liczbą wysłanych bajtów danych, rejestr UDR musi być odczytywany raz dla każdego wysłanego bajtu. Działanie bufora wejściowego jest identyczne z normalnym trybem USART, tj. jeśli zdarzy się przepełnienie, to ostatnio odebrany znak zostanie utracony, lecz nie pierwszy w buforze.


Poniższe przykłady kodu pokazują prostą funkcję przesyłu w trybie MSPIM, która jest oparta na sprawdzaniu znacznika opróżnienia rejestru danych (UDRE) oraz znacznika zakończenia odbioru (RXC). USART musi być zainicjowany, zanim będzie można użyć tej funkcji. Dla kodu w asemblerze dane do wysłania mają być umieszczone w rejestrze R16, a dane odebrane będą dostępne w tym samym rejestrze po powrocie z wywołania funkcji.

Funkcja po prostu czeka, aż bufor nadawczy stanie się pusty, co wskaże jej znacznik UDRE, po czym umieszcza w tym buforze nowe dane do nadania. Następnie funkcja czeka na pojawienie się danych w buforze odbiorczym, sprawdzając znacznik RXC, po czym odczytuje ten bufor i zwraca jego zawartość.

Przykład w kodzie maszynowym
USART_MSPIM_Transfer:
    ; Czekaj, aż bufor nadawczy będzie pusty
    sbis UCSRA, UDRE
    rjmp USART_MSPIM_Transfer
    ; Umieść dane (r16) w buforze, co wyśle je
    out  UDR,r16
    ; Czekaj na odbiór danych
USART_MSPIM_Wait_RXC:
    sbis UCSRA, RXC
    rjmp USART_MSPIM_Wait_RXC
    ; Pobierz odebrane dane z bufora i powróć z funkcji
    in   r16, UDR
    ret
Przykład w języku C
unsigned char USART_Receive( void )
{
    /* Czekaj na pusty bufor nadawczy */
    while ( !( UCSRA & (1<<UDRE)) );
    /* Umieść dane (r16) w buforze, co wyśle je */
    UDR = data;
    /* Czekaj na odbiór danych */
    while ( !(UCSRA & (1<<RXC)) );
    /* Pobierz i zwróć odebrane dane z bufora */
    return UDR;
}

Znaczniki nadajniki i odbiornika a przerwania

Znaczniki RXC, TXC i UDRE wraz z odpowiednimi przerwaniami w USART w trybie MSPIM są identyczne w działaniu jak w normalnej pracy USART. Jednakże znaczniki błędów odbiornika (FE, DOR i PE) nie są używane i zawsze mają przy odczycie wartość zero.

Wyłączanie nadajnika lub odbiornika

Wyłączanie nadajnika lub odbiornika w USART pracującym w trybie MSPIM jest identyczne jak w normalnej pracy USART.

Na początek:  podrozdziału   strony 

Porównanie trybu wieloprocesorowego USART z AVR SPI

USART w trybie MSPIM jest w pełni kompatybilny z AVR SPI pod względem:

Jednakże ponieważ USART w trybie MSPIM wykorzystuje ponownie zasoby USART, to użycie USART w trybie MSPIM różni się nieco w porównaniu z trybem SPI. Oprócz różnic w bitach rejestrów sterujących oraz obsługi tylko pracy w trybie master przez USART w trybie MSPIM, różnice pomiędzy tymi dwoma modułami dotyczą następujących cech:

Poniższa tabelka zawiera porównanie pomiędzy końcówkami w trybie MSPIM i SPI.

USART_MSPIM SPI Komentarz
TxD MOSI Tylko wyjście master
RxD MISO Tylko wejście master
XCK SCK (funkcjonalnie identyczne)
(N/A) SS Nie obsługiwane przez USART w trybie MSPIM
Na początek:  podrozdziału   strony 

Opis rejestrów

Ten podrozdział opisuje rejestry używane w czasie pracy SPI z wykorzystaniem USART

UDR – USART MSPIM I/O Data Register – Rejestr danych USART w trybie MSPIM

Funkcje i opis bitów rejestru danych USART (ang. USART Data Register, UDR) w trybie MSPI są identyczne jak w normalnej pracy USART. Zobacz na opis tego rejestru w poprzednim rozdziale.

UCSRA – USART MSPIM Control and Status Register A – Rejestr A sterowania i stanu USART w trybie MSPIM

Bit 7 6 5 4 3 2 1 0  
0x0B (0x2B) RXC TXC UDRE UCSRA
Zapis/Odczyt O Z/O O O O O O O  
Wartość początkowa 0 0 0 0 0 1 1 0  

Bit 7 – RXC: USART Receive Complete – Zakończenie odbioru przez USART

Ten bit znacznikowy jest ustawiany, gdy w buforze odbiorczym znajdują się nieodczytane dane, a zerowany, gdy bufor odbiorczy jest pusty (tj. nie zawiera żadnych nieodczytanych danych). Jeśli odbiornik zostanie wyłączony, to bufor odbiorczy będzie opróżniony i w konsekwencji bit znacznika RXC przyjmie stan zero. Znacznik RXC może być wykorzystywany do generacji przerwania przy zakończeniu odbioru (ang. Receive Complete Interrupt) – zobacz na opis bitu RXCIE.

Bit 6 – TXC: USART Transmit Complete – Zakończenie nadawania przez USART

Ten bit znacznikowy jest ustawiany, gdy cała ramka w nadawczym rejestrze przesuwającym (ang. Transmit Shift Register) została wysunięta na zewnątrz i nie ma w danej chwili nowych danych w buforze nadawczym (UDR). Bit znacznikowy TXC jest zerowany automatycznie, gdy zostanie wykonane przerwanie przy zakończeniu przesyłu lub przez zapis logicznej jedynki na pozycji tego bitu. Znacznik TXC może generować przerwanie przy zakończeniu przesyłu (ang. Transmit Complete Interrupt) – zobacz na opis bitu TXCIE.

Bit 5 – UDRE: USART Data Register Empty – Pusty rejestr danych USART

Znacznik UDRE wskazuje, iż bufor nadawczy (UDR) jest gotowy na przyjęcie nowych danych. Jeśli UDRE ma stan jeden, to bufor jest pusty, a zatem gotowy do zapisania. Znacznik UDRE może generować przerwanie przy pustym rejestrze danych (ang. Data Register Empty Interrupt) – zobacz na opis bitu UDRIE. UDRE jest ustawiany po resecie w celu pokazania, iż nadajnik jest gotowy.

Bit 4:0 – Bity zarezerwowane w trybie MSPI

W czasie pracy modułu USART w trybie MSPI bity te są zarezerwowane do przyszłego użytku. Dla kompatybilności z przyszłymi mikrokontrolerami bity te należy zapisywać zerami przy zapisie do rejestru UCSRA.

UCSRB – USART MSPIM Control and Status Register B – Rejestr B sterowania i stanu USART w trybie MSPIM

Bit 7 6 5 4 3 2 1 0  
0x0A (0x2A) RXCIE TXCIE UDRIE RXEN TXEN UCSRB
Zapis/Odczyt Z/O Z/O Z/O Z/O Z/O O O O  
Wartość początkowa 0 0 0 0 0 1 1 0  

Bit 7 – RXCIE: RX Complete Interrupt Enable – Włączenie przerwań przy zakończeniu odbioru

Zapis jedynki w tym bicie włącza przerwanie od znacznika RXC. Przerwanie przy zakończeniu odbioru przez USART (ang. USART Receive Complete Interrupt) będzie generowane tylko wtedy, gdy bit RXCIE oraz bit globalnego włączania przerwań I w rejestrze stanu SREG będą ustawione na jeden i znacznik RXC w UCSRA przyjmie stan jeden.

Bit 6 – TXCIE: TX Complete Interrupt Enable – Włączenie przerwań przy zakończeniu nadawania

Zapis jedynki w tym bicie włącza przerwanie od znacznika TXC. Przerwanie przy zakończeniu nadawania przez USART (ang. USART Transmit Complete Interrupt) będzie generowane tylko wtedy, gdy bit TXCIE raz bit globalnego włączania przerwań I w rejestrze stanu SREG będą ustawione na jeden i znacznik TXC w UCSRA przyjmie stan jeden.

Bit 5 – UDRIE: USART Data Register Empty Interrupt Enable – Włączenie przerwań przy pustym rejestrze danych USART

Zapis jedynki w tym bicie włącza przerwanie od znacznika UDRE. Przerwanie przy pustym rejestrze danych USART (ang. USART Data Register Empty Interrupt) będzie generowane tylko wtedy, gdy bit UDRIE oraz bit globalnego włączania przerwań I w rejestrze stanu SREG będą ustawione na jeden i znacznik UDRE w UCSRA przyjmie stan jeden.

Bit 4 – RXEN: Receiver Enable – Włączenie odbiornika

Zapisanie jedynki w tym bicie włącza odbiornik USART w trybie MSPIM. Po włączeniu odbiornik przejmie normalną pracę portu dla końcówki RxD. Wyłączenie odbiornika wyczyści bufor odbiorczy. Włączenie samego odbiornika w trybie MSPI (tj. ustawienie RXEN=1 and TXEN=0) nie ma żadnego znaczenia, ponieważ to nadajnik steruje zegarem transmisji i tylko tryb master jest obsługiwany.

Bit 3 – TXEN: Transmitter Enable – Włączenie nadajnika

Zapis jedynki do tego bitu włącza nadajnik USART. Po włączeniu nadajnik przejmie normalną pracę portu dla końcówki TxD. Wyłączenie nadajnika (wpisanie zera do TXEN) nie odniesie skutku, aż do zakończenia bieżących i oczekujących transmisji, tj. gdy nadawczy rejestr przesuwający (ang. Transmit Shift Register) i rejestr bufora nadawczego (ang. Transmit Buffer Register) nie będą zawierać danych do przesłania. Po wyłączeniu nadajnik nie będzie dalej przechwytywał końcówki TxD.

Bit 2:0 – Bity zarezerwowane w trybie MSPIM

W trybie MSPI bity te zostały zarezerwowane do użytku w przyszłości. Dla kompatybilności z przyszłymi mikrokontrolerami bity te należy zapisywać zerami przy zapisie do rejestru UCSRB.

UCSRC – USART MSPIM Control and Status Register C – Rejestr B sterowania i stanu USART w trybie MSPIM

Bit 7 6 5 4 3 2 1 0  
0x03 (0x23) UMSEL1 UMSEL0 UDORD UCPHA UCPOL UCSRC
Zapis/Odczyt Z/O Z/O O O O Z/O Z/O Z/O  
Wartość początkowa 0 0 0 0 0 1 1 0  

Bity 7:6 – UMSEL1:0: USART Mode Select – Wybór trybu USART

Te bity wybierają tryb pracy modułu USART wg poniższej tabelki. Zobacz do opisu rejestru UCSRC w poprzednim rozdziale, gdzie podano pełne informacje o normalnej pracy modułu USART. Tryb MSPIM jest włączany, gdy oba bity UMSEL zostaną ustawione na jeden. Bity UDORD, UCPHA i UCPOL można ustawić w tej samej operacji zapisu, gdy jest włączany tryb MSPIM.

UMSEL1 UMSEL2 Tryb
0 0 Asynchroniczny USART
0 1 Synchroniczny USART
0 0 Zarezerwowane
1 1 Master SPI (MSPIM)

Bity 5:3 – Bity zarezerwowane w trybie MSPIM

W trybie MSPI bity te zostały zarezerwowane do użytku w przyszłości. Dla kompatybilności z przyszłymi mikrokontrolerami bity te należy zapisywać zerami przy zapisie do rejestru UCSRC.

Bit 2 – UDORD: Data Order – Kolejność danych

Gdy jest ustawiony na 1, to bity są wysyłane w kolejności od najmniej znaczącego (LSB). Gdy ustawiony na 0, to bity są wysyłane w kolejności od najbardziej znaczącego (MSB). Więcej znajdziesz w podrozdziale "Formaty ramek".

Bit 1 – UCPHA: Clock Phase – Faza zegara

Ustawienie bitu UCPHA określa, czy dane będą próbkowane przy pierwszym zboczu lub przy końcowym zboczu sygnału XCK. Zobacz do podrozdziału "Tryby danych SPI i ich przebiegi czasowe".

Bit 0 – UCPOL: Clock Polarity – Polaryzacja zegara

Bit UCPOL bustawia polaryzację zegara XCK. Kombinacja ustawień bitów UCPOL i UCPHA określa przebieg transmisji danych. Zobacz do podrozdziału "Tryby danych SPI i ich przebiegi czasowe".

UBRRL i UBRRH – USART MSPIM Baud Rate Registers – Rejestry szybkości transmisji w trybie MSPIM

Funkcje i opis bitów w rejestrach szybkości transmisji dla trybu MSPI są identyczne jak w normalnej pracy modułu USART. Zobacz do opisu tych rejestrów w poprzednim rozdziale.

Na początek:  podrozdziału   strony 

Zespół Przedmiotowy
Chemii-Fizyki-Informatyki

w I Liceum Ogólnokształcącym
im. Kazimierza Brodzińskiego
w Tarnowie
ul. Piłsudskiego 4
©2021 mgr Jerzy Wałaszek

Materiały tylko do użytku dydaktycznego. Ich kopiowanie i powielanie jest dozwolone
pod warunkiem podania źródła oraz niepobierania za to pieniędzy.

Pytania proszę przesyłać na adres email: i-lo@eduinf.waw.pl

Serwis wykorzystuje pliki cookies. Jeśli nie chcesz ich otrzymywać, zablokuj je w swojej przeglądarce.
Informacje dodatkowe.