Mikrokontrolery

Wszystkie porty AVR posiadają możliwość pracy jako wejście lub wyjście danych, gdy używa się ich jako ogólne, cyfrowe porty wejścia/wyjścia. Oznacza to, iż kierunek pracy jednego portu (wejście lub wyjście) można zmieniać bez ryzyka niezamierzonej zmiany kierunku innych portów za pomocą instrukcji SBI i CBI. To samo dotyczy stanów wyjściowych (jeśli dany port pracuje jako wyjście) lub włączania/wyłączania oporników podciągających (ang. pull-up resistors). Każdy z buforów wyjściowych posiada symetryczne Parametry obciążenia z możliwością pochłaniania lub wyprowadzania prądu. Porty posiadają wystarczającą obciążalność do sterowania bezpośrednio wyświetlaczami LED. Wszystkie porty posiadają indywidualnie wybierane oporniki podciągające o oporności niezależnej od napięcia zasilającego. Wszystkie końcówki we/wy posiadają diody zabezpieczające zarówno do V_CC jak i do masy, co zaznaczono na rysunku poniżej. Kompletną listę parametrów znajdziesz w rozdziale "Parametry elektryczne".

Wszystkie rejestry i odwołania do bitów w tym rozdziale są zapisane w sposób ogólny. Mała litera “x” reprezentuje literową nazwę portu, a mała litera "n" reprezentuje numer bitu. Jednakże, gdy stosuje się definicje rejestru lub bitu w programie, należy stosować precyzyjną postać nazwy. Na przykład PORTB3 dla bitu nr 3 w porcie B, tutaj ogólnie zapisanego jako PORTxn. Fizyczne rejestry we/wy i pozycje ich bitów opisane są dalej w tym rozdziale.

Dla każdego portu przydzielone są cztery adresy w pamięci we/wy, po jednym dla rejestru danych – PORTx (ang. Data Register), dla rejestru kierunku danych – DDRx (ang. Data Direction Register), dla rejestru włączania oporników podciągających (ang. Pull-up Enable Register) – PUEx  i dla rejestru portu wejściowego – PINx (ang. Port Input Pins). Rejestr portu wejściowego znajduje się w komórce pamięci we/wy, której zawartość można tylko odczytywać, natomiast pozostałe komórki portów danych, kierunku i oporników podciągających można odczytywać i zapisywać. Jednakże zapis bitu o wartości 1 do bitu PINnx spowoduje odwrócenie stanu logicznego odpowiadającego mu bitu PORTxn w rejestrze danych.

Użycie portu we/wy jako ogólnego portu cyfrowego opisane jest w następnym podrozdziale. Większość końcówek portów jest multipleksowana z alternatywnymi funkcjami mikrokontrolera, co opisano w podrozdziale "Alternatywne funkcje Portu". Opis tych funkcji znajdziesz w dalszych rozdziałach.

Zauważ, iż włączenie alternatywnej funkcji na niektórych wyprowadzeniach portu nie wpływa na używanie innych wyprowadzeń w porcie jako ogólnego cyfrowego we/wy.

Porty są dwukierunkowymi portami we/wy z opcjonalnymi, wewnętrznymi opornikami podciągającymi. Poniższy rysunek pokazuje funkcjonalny opis jednej z końcówek portu we/wy, tutaj ogólnie zwanej Pxn:

Konfigurowanie końcówek

Każde wyprowadzenie portu kontrolowane jest przez odpowiadające mu bity w rejestrach: DDxn, PORTxn, PUExn i PINxn. Bity DDxn są dostępne pod adresem we/wy DDRx, bity PORTxn są pod adresem we/wy PORTx, bity PUExn są pod adresem we/wy PUEx i bity PINxn są pod adresem we/wy PINx.

Bit DDxn w rejestrze DDRx wybiera kierunek pracy tego wyprowadzenia. Jeśli do DDxn zostanie wpisana logiczna jedynka, to wyprowadzenie Pxn jest skonfigurowane jako wyjście. Jeśli do DDxn zostanie wpisane logiczne zero, wyprowadzenie Pxn jest skonfigurowane jako wejście.
Jeśli do PORTxn zostanie wpisane 1, gdy wyprowadzenie zostało skonfigurowane jako wyjście, to na danym wyprowadzeniu pojawi się stan wysoki. Jeśli do PORTxn wpisze się logiczne 0, gdy wyprowadzenie pracuje jako wyjście, to na tym wyjściu pojawi się stan niski.
Opornik podciągający wyjście do napięcia zasilającego zostaje aktywowany, jeśli do PUExn będzie wpisana logiczna jedynka. Aby wyłączyć opornik podciągający, do PUExn musi być wpisane logiczne 0.
W poniższej tabeli dokonano podsumowania sygnałów sterujących wartością na wyjściu wyprowadzenia mikrokontrolera:

Gdy warunek resetu staje się aktywny, wyprowadzenia portu przechodzą w stan wysokiej impedancji, nawet jeśli nie pracuje żaden zegar.

Zmiana stanu końcówki portu na przeciwny

Zapis logicznej jedynki do PINxn powoduje zmianę stanu PORTxn na przeciwny (z 1 na 0 lub z 0 na 1) niezależnie od wartości DDRxn.
Zauważ, iż do zmiany stanu na przeciwny pojedynczego bitu w porcie może zostać użyta instrukcja SBI.

Przełączanie kierunku portu w trybie Break-Before-Make (przerwa przed wykonaniem)

W trybie Break-Before-Make przełączanie bitu DDRxn z wejścia (0) na wyjście (1) wprowadza pośredni okres wysokiej impedancji trwający przez jeden cykl zegara systemowego, co pokazuje poniższy rysunek. Na przykład, jeśli zegar systemowy pracuje z częstotliwością 4 MHz, a bit DDRxn jest zapisywany, tak aby utworzyć na wyprowadzeniu portu wyjście danych, to pośredni okres wysokiej impedancji przez 250 ns jest wprowadzany, zanim wartość portu PORTxn stanie się widoczna na wyprowadzeniu portu. Aby uniknąć zakłóceń, zaleca się utrzymywanie maksymalnej częstości przełączania bitu DDRxn na poziomie dwóch cykli zegara systemowego. Tryb Break-Before-Make odnosi się do całego portu i włącza się go za pomocą bitu BBMx.

Przełączanie pomiędzy wejściem a wyjściem w trybie Break-Before-Make.

Odczyt wartości końcówki portu

Niezależnie od wartości bitu kierunku danych DDxn, końcówkę portu można odczytywać poprzez bit rejestru PINxn. Jak pokazano na schemacie z początku tego rozdziału bit rejestru PINxn oraz poprzedzający go przerzutnik latch tworzą synchronizator:

Jest on konieczny, aby uniknąć metastabilności, jeśli fizyczna końcówka portu zmienia wartość w pobliżu zbocza impulsu wewnętrznego zegara, lecz wprowadza on również opóźnienie. Poniższy rysunek pokazuje wykres czasowy synchronizacji, gdy odczytywany jest stan logiczny przykładany zewnętrznie do końcówki portu. Maksymalne i minimalne czasy opóźnień propagacyjnych są oznaczone odpowiednio jako t_pd,max i t_pd,min.

Rozważmy sytuację, gdy okres zegarowy rozpoczyna się tuż za pierwszą opadającą krawędzią zegara systemowego. Przerzutnik latch jest zatrzaśnięty przy niskim poziomie sygnału zegarowego, a staje się przezroczysty (na wyjściu pojawia się sygnał z wejścia D), gdy sygnał zegara przyjmuje stan wysoki, co pokazuje na powyższym wykresie zakreskowany na czerwono obszar. Gdy sygnał zegara wróci do stanu niskiego, wartość sygnału z wejścia zostaje zatrzaśnięta w przerzutniku latch. Przy następnej krawędzi narastającej zegara stan wyjścia Q przerzutnika latch zostaje przepisany do bitu rejestru PINxn. Jak pokazują czasy t_pd,max i t_pd,min, przejście sygnału z końcówki do bitu portu PINxn będzie opóźnione o czas pomiędzy ½ a 1½ okresu zegara systemu.

Gdy odczytywana jest wartość końcówki portu ustawiona programowo, należy wstawić instrukcję NOP, jak pokazano na poniższym wykresie. Instrukcja OUT ustawia przerzutnik latch przy dodatniej krawędzi zegara (przejście z 0 na 1). W tym przypadku opóźnienie t_pd wprowadzane przez synchronizator wynosi jeden okres zegara systemowego.

Uaktywnienienie wejścia cyfrowego a tryby uśpienia

Jak pokazano na schemacie z początku rozdziału, wejściowy sygnał cyfrowy może zostać zwarty do masy przed wejściem bramki Schmitta:

Sygnał oznaczony na tym rysunku jako SLEEP jest ustawiany przez sterownik usypiania mikrokontrolera w trybie wyłączania napięcia oraz w trybie gotowości, aby uniknąć wysokiego poboru energii, jeśli jakieś sygnały wejściowe pozostawiono w stanie pośrednim np. w pobliżu wartości V_CC/2. Sygnał SLEEP zostaje anulowany dla końcówek portu aktywowanych jako końcówki przerwań zewnętrznych. Jeśli żądanie przerwania zewnętrznego nie jest włączone, to sygnał SLEEP jest aktywny również dla tych końcówek.

Sygnał SLEEP jest również anulowany przez różne inne funkcje alternatywne, jak opisano w kolejnym podrozdziale.

Jeśli wysoki stan logiczny utrzymuje się na końcówce asynchronicznego przerwania zewnętrznego skonfigurowanej jako "przerwanie przy narastającym zboczu, opadającym zboczu lub zmianie stanu końcówki", gdy przerwanie zewnętrzne nie jest uaktywnione, to odpowiadający tej końcówce znacznik przerwania zewnętrznego zostanie ustawiony, gdy mikrokontroler wybudzi się z powyżej wspomnianego trybu uśpienia, ponieważ zwarcie do masy w tych trybach uśpienia powoduje zmianę stanu logicznego.

Niepodłączone końcówki

Jeśli niektóre końcówki nie są używane, to zaleca się, aby posiadały one zdefiniowany poziom. Nawet chociaż większość cyfrowych wejść jest wyłączana w głębokich trybach uśpienia, jak opisano powyżej, należy unikać "pływających" wejść (gdy sygnał wejściowy ulega zmianom), aby zmniejszyć pobór prądu we wszystkich pozostałych trybach, gdzie cyfrowe wejścia są włączone (reset, tryb aktywny i tryb bezczynny).

Najprostszą metodą zapewnienia określonego poziomu na nieużywanej końcówce jest włączenie wewnętrznego opornika podciągającego. W takim przypadku opornik podciągający zostanie wyłączony podczas resetu. Jeśli ważny jest niski pobór energii podczas resetu, zaleca się użycie zewnętrznego opornika podciągającego w górę (ang. pull-up, opornik 10k podłączony do końcówki portu i napięcia zasilającego V_CC) lub w dół (ang. pull-down, opornik 10k podłączony do końcówki portu i masy GND). Podłączanie nieużywanych końcówek bezpośrednio do V_CC lub do GND nie jest zalecane, ponieważ może to wywołać wysokie prądy, jeśli dana końcówka przypadkowo zostanie skonfigurowana jako wyjście.

Przykład programowy

Poniższy przykład kodu pokazuje, jak ustawić końcówkę 0 portu B w stan wysoki, końcówkę 1 w stan niski, a końcówki 2 i 3 jako wejścia z opornikiem podciągającym przypisanym do końcówki 2. Wartości wynikowe z końcówek zostają odczytane z powrotem, lecz jak przedyskutowano wcześniej, instrukcja NOP zostaje wstawiona, aby wprowadzić odpowiednie opóźnienie niezbędne do poprawnego odczytu wartości przypisanej przed chwilą do niektórych końcówek.

... ; Zdefiniuj oporniki podciągające i ustaw wyjścia w stan wysoki ; Zdefiniuj kierunki dla końcówek portu ldi r16,(1<<PUEB2) ldi r17,(1<<PB0) ldi r18,(1<<DDB1)|(1<<DDB0) out PUEB,r16 out PORTB,r17 out DDRB,r18 ; Wstaw nop dla synchronizacji nop ; Czytaj stan końcówek portu in r16,PINB ...

Większość końcówek portów w mikrokontrolerach ATtiny20 posiada alternatywne funkcje jako dodatek to ogólnego wejścia/wyjścia cyfrowego. Na poniższym rysunku przedstawione zostały sygnały sterujące końcówkami portów, które mogą anulować sygnały podstawowe, pokazane na rysunku z początku tego rozdziału.

Polega to na tym, iż sygnał anulujący wyłącza jedną z funkcji standardowych portu, a drugi sygnał sterujący wprowadza wartość alternatywną tej funkcji.

Ilustracja na powyższym obrazku służy jako ogólny opis, który odnosi się do wszystkich końcówek portów w rodzinie mikrokontrolerów AVR. Niektóre sygnały anulujące mogą nie występować we wszystkich końcówkach portów.

Poniższa tabela podsumowuje funkcje sygnałów anulujących. Indeksy końcówek i portów z obrazka powyżej nie będą pokazywane w następnych tabelach. Sygnały anulujące są generowane wewnętrznie w modułach posiadających alternatywną funkcję.

Kolejne podrozdziały krótko opisują alternatywne funkcje dla każdego portu oraz łączą sygnały anulujące z tymi funkcjami. Więcej szczegółów znajdziesz w opisie funkcji alternatywnych w dalszych rozdziałach.

Funkcje alternatywne portu A

Alternatywne funkcje końcówek portu A w mikrokontrolerach ATtiny20 są pokazane w poniższej tabeli:

Port A, Bit 0 – ADC0/PCINT0

• ADC0: Kanał wejściowy 0 dla przetwornika A/C.
• PCINT0: Źródło 0 przerwania 0 przy zmianie stanu końcówki. Końcówka PA0 może służyć jako zewnętrzne źródło przerwania 0 przy zmianie stanu logicznego na końcówce.

Port A, Bit 1 – ADC1/AIN0/PCINT1

• ADC1: Kanał wejściowy 1 dla przetwornika A/C.
• AIN0: Wejście nieodwracające dla komparatora analogowego. Skonfiguruj końcówkę portu jako wejście z odłączonym wewnętrznym opornikiem podciągającym, aby funkcja portu cyfrowego nie zakłócała funkcji wejścia analogowego dla komparatora.
• PCINT1: Źródło 1 przerwania 0 przy zmianie stanu końcówki. Końcówka PA0 może służyć jako zewnętrzne źródło przerwania 0 przy zmianie stanu logicznego na końcówce.

Port A, Bit 2 – ADC2/AIN1/PCINT2

• ADC2: Kanał wejściowy 2 dla przetwornika A/C.
• AIN1: Wejście odwracające dla komparatora analogowego. Skonfiguruj końcówkę portu jako wejście z odłączonym wewnętrznym opornikiem podciągającym, aby funkcja portu cyfrowego nie zakłócała funkcji wejścia analogowego dla komparatora.
• PCINT2: Źródło 2 przerwania 0 przy zmianie stanu końcówki. Końcówka PA0 może służyć jako zewnętrzne źródło przerwania 0 przy zmianie stanu logicznego na końcówce.

Port A, Bit 3 – ADC3/PCINT3

• ADC3: Kanał wejściowy 3 dla przetwornika A/C.
• PCINT3: Źródło 3 przerwania 0 przy zmianie stanu końcówki. Końcówka PA0 może służyć jako zewnętrzne źródło przerwania 0 przy zmianie stanu logicznego na końcówce.

Port A, Bit 4 – ADC4/PCINT4

• ADC4: Kanał wejściowy 4 dla przetwornika A/C.
• PCINT4: Źródło 4 przerwania 0 przy zmianie stanu końcówki. Końcówka PA0 może służyć jako zewnętrzne źródło przerwania 0 przy zmianie stanu logicznego na końcówce.

Port A, Bit 5 – ADC5/PCINT5

• ADC5: Kanał wejściowy 5 dla przetwornika A/C.
• PCINT5: Źródło 5 przerwania 0 przy zmianie stanu końcówki. Końcówka PA0 może służyć jako zewnętrzne źródło przerwania 0 przy zmianie stanu logicznego na końcówce.

Port A, Bit 6 – ADC6/SS/PCINT6

• ADC6: Kanał wejściowy 6 dla przetwornika A/C.
• SS: Wybór wejścia Slave dla interfejsu SPI. Bez względu na stan bitu DDA6 końcówka ta zostaje automatycznie skonfigurowana jako wejście, gdy interfejs SPI jest uaktywniany w trybie slave. Kierunek przesyłu danych w tej końcówce jest sterowany przez bit  DDA6, gdy SPI jest uaktywniony w trybie master.
• PCINT6: Źródło 6 przerwania 0 przy zmianie stanu końcówki. Końcówka PA0 może służyć jako zewnętrzne źródło przerwania 0 przy zmianie stanu logicznego na końcówce.

Port A, Bit 7 – ADC7/OC0B/ICP1/T1/SCL/SCK/PCINT7

• ADC7: Kanał wejściowy 7 dla przetwornika A/C.
• OC0B: Wyjście zgodności porównania B z timera/licznika 0. Końcówka PA7 może służyć jako zewnętrzne wyjście zgodności porównania B dla timera/licznika 0. Końcówkę należy skonfigurować jako wyjście (bit DDA7 ustawiony na jeden), aby służyła tej funkcji. Jest to również końcówka wyjściowa dla funkcji trybu PWM timera.
• ICP1: Końcówka Input Capture. Końcówka PA7 może działać jako końcówka Input Capture Pin dla timera/licznika 1.
• T1: Źródło zegarowe dla timera/licznika 1.
• SCL: Zegar TWI. Końcówka zostaje odłączona od portu i staje się zegarem szeregowym dla interfejsu TWI, gdy bit TWEN w rejestrze TWSCRA zostanie ustawiony na jeden. W tym trybie pracy końcówka jest sterowana przez obwód z otwartym drenem z ograniczeniem szybkości zmian oraz filtrem zakłóceń szpilkowych.
• SCK: Wyjście zegara SPI w trybie master / wejście zegara SPI w trybie slave. Bez względu na stan bitu DDA7 końcówka ta zostaje automatycznie skonfigurowana jako wejście, gdy interfejs SPI jest uaktywniany w trybie slave. Kierunek przesyłu danych w tej końcówce jest sterowany przez bit  DDA7, gdy SPI jest uaktywniony w trybie master.
• PCINT7: Źródło 7 przerwania 0 przy zmianie stanu końcówki. Końcówka PA0 może służyć jako zewnętrzne źródło przerwania 0 przy zmianie stanu logicznego na końcówce.

Sygnały anulujące dla funkcji alternatywnych w PA[7:5]

Funkcje alternatywne portu B

 

Port B, Bit 0 – T0/CLKI/TPICLK/PCINT8

• T0: Źródło zegarowe dla timera/licznika 0.
• CLKI: Wejście sygnału zegarowego z zewnętrznego źródła zegarowego.
• TPICLK: Zegar szeregowy do programowania.
• PCINT8: Źródło 8 przerwania przy zmianie stanu logicznego końcówki. Końcówka PB0 może służyć jako źródło przerwania zewnętrznego dla przerwania 1 od zmiany stanu końcówki.

Port B, Bit 1 – OC1A/SDA/MOSI/TPIDATA/PCINT9

• OC1A: Wyjście dla Output Compare Match. Jeśli końcówkę skonfigurowano jako wyjście, to służy ona jako zewnętrzne wyjście dla zgodności porównania A w timerze/liczniku 1. Końcówka ta jest również wyjściem dla funkcji trybu PWM timera/licznika.
• SDA: Dane interfejsu TWI. Końcówka zostaje odłączona od portu i staje się danymi szeregowymi dla interfejsu TWI, gdy bit TWEN w rejestrze TWSCRA jest ustawiony na jeden. W tym trybie pracy końcówka jest sterowana przez obwód z otwartym drenem z ograniczeniem szybkości zmian oraz filtrem zakłóceń szpilkowych.
• MOSI: Wyjście Master Output / wejście Slave dla interfejsu SPI. Bez względu na stan bitu DDB1 końcówka ta zostaje automatycznie skonfigurowana jako wejście, gdy interfejs SPI został uaktywniony w trybie slave. Kierunek danych tej końcówki jest kontrolowany przez bit DDB1, gdy interfejs SPI został uaktywniony w trybie master.
• TPIDATA: Dane dla programowania szeregowego.
• PCINT9: Źródło 9 przerwania przy zmianie stanu logicznego końcówki. Końcówka PB0 może służyć jako źródło przerwania zewnętrznego dla przerwania 1 od zmiany stanu końcówki.

Port B, Bit 2 – INT0/OC0A/OC1B/MISO/CKOUT/PCINT10

• INT0: Żądanie przerwania zewnętrznego 0.
• OC0A: Wyjście dla Output Compare Match. Jeśli końcówkę skonfigurowano jako wyjście, to służy ona jako zewnętrzne wyjście dla zgodności porównania A w timerze/liczniku 0. Końcówka ta jest również wyjściem dla funkcji trybu PWM timera/licznika.
• OC1B: Wyjście dla Output Compare Match. Jeśli końcówkę skonfigurowano jako wyjście, to służy ona jako zewnętrzne wyjście dla zgodności porównania B w timerze/liczniku 1. Końcówka ta jest również wyjściem dla funkcji trybu PWM timera/licznika.
• MISO: Wejście Master / wyjście Slave dla interfejsu SPI. Bez względu na stan bitu DDB2 końcówka ta zostaje automatycznie skonfigurowana jako wejście, gdy interfejs został uaktywniony w trybie master. Kierunek danych końcówki jest kontrolowany bitem DDB2, gdy SPI został aktywowany w trybie slave.
• CKOUT - Wyjście zegara systemowego. Zegar systemowy może być wyprowadzany na zewnątrz mikrokontrolera poprzez końcówkę PB2. Zegar systemowy będzie wyprowadzany, jeśli zostanie zaprogramowany bit bezpiecznikowy CKOUT bez względu na ustawienia bitów PORTB2 i DDB2. Będzie również wyprowadzany podczas resetu.
• PCINT10: Źródło 10 przerwania przy zmianie stanu logicznego końcówki. Końcówka PB0 może służyć jako źródło przerwania zewnętrznego dla przerwania 1 od zmiany stanu końcówki.

Port B, Bit 3 – RESET/PCINT11

• RESET: Wejście dla zewnętrznego resetu, który zostaje uaktywniany przez stan niski. Funkcja resetu tej końcówki jest włączana przy niezaprogramowanym ("1") bicie bezpiecznikowym RSTDISBL. Gdy końcówka pracuje jako źródło resetu, aktywowany jest opornik podciągający, natomiast cyfrowe we/wy zostaje wyłączone.
• PCINT11: Źródło 11 przerwania przy zmianie stanu logicznego końcówki. Końcówka PB0 może służyć jako źródło przerwania zewnętrznego dla przerwania 1 od zmiany stanu końcówki.

PORTCR – Port Control Register – Rejestr sterujący portami

Bity 7:2 – Zarezerwowane

Te bity są zarezerwowane i przy odczycie dają zawsze wartość zero.

Bit 1 – BBMB: Break-Before-Make Mode Enable – Włączenie trybu Break-Before-Make dla portu A

Gdy bit ten zostanie ustawiony, włączany jest tryb Break-Before-Makedla całego portu B. W trybie tym wstawiany jest cykl wysokiej impedancji , gdy bit DDRBn zostaje zapisany jedynką w celu ustawienia linii portu jako wyjście. Więcej informacji znajdziesz w podrozdziale "Przełączanie kierunku portu w trybie Break-Before-Make".

Bit 0 – BBMA: Break-Before-Make Mode Enable – Włączenie trybu Break-Before-Make dla portu B

Gdy bit ten zostanie ustawiony, włączany jest tryb Break-Before-Makedla całego portu A. W trybie tym wstawiany jest cykl wysokiej impedancji , gdy bit DDRAn zostaje zapisany jedynką w celu ustawienia linii portu jako wyjście. Więcej informacji znajdziesz w podrozdziale "Przełączanie kierunku portu w trybie Break-Before-Make".

---

PUEA – Port A Pull-up Enable Control Register – Rejestr włączania oporników podciągających dla portu A

---

PORTA – Port A Data Register – Rejestr danych portu A

---

DDRA – Port A Data Direction Register – Rejestr kierunku przesyłu danych w porcie A

---

PINA – Port A Input Pins – Stan końcówek wejściowych portu A

---

PUEB – Port B Pull-up Enable Control Register – Rejestr włączania oporników podciągających dla portu B

---

PORTB – Port B Data Register – Rejestr danych portu B

---

DDRB – Port B Data Direction Register – Rejestr kierunku przesyłu danych w porcie B

---

PINB – Port B Input Pins – Stan końcówek wejściowych portu B