Mikrokontrolery

• Rozdzielczość 8-bitów
• Nieliniowość całkowa na poziomie 0,5 najmłodszego bitu
• Całkowita dokładność ± 1 najmłodszy bit
• Czas konwersji 65μs
• 15 tysięcy próbek na sekundę przy pełnej rozdzielczości
• Cztery multipleksowane kanały wejściowe
• Zakres napięcia wejściowego: 0 – V_CC
• Zakres napięcia zasilającego : 2,5V – 5,5V
• Tryb konwersji ciągłej lub pojedynczej
• Rozpoczęcie konwersji przez samowyzwalanie ze źródeł przerwań
• Przerwanie przy zakończeniu konwersji
• Układ redukcji szumu w trybie uśpienia

Mikrokontroler ATtiny 5/10 zawiera 8-bitowy, kompensacyjny przetwornik analogowo/cyfrowy (ang. ADC – Analog to Digital Converter). Przetwornik A/C połączony jest z 4-kanałowym multiplekserem analogowym, który pozwala na podłączenie do końcówek portu B mikrokontrolera 4 różnych napięć. Napięcia te są mierzone względem masy 0V (GND).
Przetwornik A/C zawiera układ próbkowania z pamięcią, który zapewnia, iż napięcie wejściowe dla przetwornika A/C będzie utrzymywane na stałym poziomie podczas przetwarzania. Schemat blokowy przetwornika A/C umieszczony jest w następnym podrozdziale.
Wewnętrzne napięcie odniesienia V_REF jest udostępniane przez sam mikrokontroler.
Przetwornik A/C nie jest dostępny w mikrokontrolerach ATtiny 4 i 9.

W celu umożliwienia korzystania z przetwornika A/C, należy wyłączyć bit ograniczania poboru energii (ang. Power Reduction bit, PRADC) w rejestrze zmniejszania poboru energii. Wykonuje się to przez wyzerowanie bitu PRADC. Zobacz na opis rejestru PRR.

Przetwornik A/C jest włączany przez ustawienie bitu ADEN w rejestrze A sterowania i stanu przetwornika A/C (ang. ADCSRA – ADC Control and Status Register A). Wybór kanału wejściowego nie będzie ważny, dopóki bit ADEN nie zostanie ustawiony. Przetwornik A/C nie zużywa energii przy wyzerowanym bicie ADEN, zatem zaleca się wyzerowanie tego bitu przed wejściem w tryb uśpienia oszczędzający energię.

Przetwornik A/C przetwarza analogowe napięcie wejściowe na 8-bitową wartość cyfrową wykorzystując metodę kolejnych przybliżeń (opisaliśmy taki przetwornik tutaj). Wartość minimalna reprezentuje napięcie masy GND, a wartość maksymalna reprezentuje napięcie zasilające VCC.

Analogowy kanał wejściowy wybiera się przez zapis bitów MUX1:0 w rejestrze multipleksera przetwornika A/C, ADMUX. Każda z końcówek wejściowych ADC0...ADC3 może zostać wybrana jako wejście dla przetwornika A/C.

Przetwornik A/C generuje 8-bitowy wynik, który jest obecny w rejestrze danych przetwornika, ADCL.

Przetwornik A/C posiada swoje własne żądanie obsługi przerwania, które może być wyzwalane przy zakończeniu przetwarzania.

 

Upewnij się, że bit PRADC w rejestrze zmniejszania poboru energii (ang. Power Reduction Register, PRR) jest wyzerowany, co umożliwi zasilanie przetwornika A/C. Pojedyncze przetwarzanie rozpoczyna się po zapisie logicznej jedynki do bitu rozpoczęcia przetwarzania w przetworniku A/C (ang. ADC Start Conversion bit, ADSC w rejestrze ADCSRA). Ten bit pozostaje w stanie wysokim tak długo, jak trwa przetwarzanie, po czym jest sprzętowo zerowany, gdy przetwarzanie zakończy się. Jeśli w trakcie przetwarzania zostanie wybrany inny kanał wejścia, to przetwornik zakończy bieżące przetwarzanie zanim zmieni ten kanał.

Alternatywnie przetwarzanie może być wyzwalane automatycznie przez różne źródła. Autowyzwalanie jest włączane przez ustawienie bitu ADATE w rejestrze ADCSRA. Źródło wyzwalania jest wybierane przez bity ADTS w rejestrze ADCSRB. Gdy w sygnale wyzwalającym pojawi się dodatnie zbocze, to preskaler przetwornika A/C zostaje zresetowany i rozpoczyna się przetwarzanie. Daje to możliwość rozpoczynania przetwarzania w ustalonych odstępach czasu. Jeśli sygnał wyzwalania wciąż jest ustawiony przy końcu przetwarzania, nowe przetwarzanie nie zostanie uruchomione. Jeśli w trakcie przetwarzania pojawi się kolejne zbocze dodatnie w sygnale wyzwalającym, to zbocze to zostanie zignorowane. Zwróć uwagę, iż znacznik przerwania zostanie ustawiony, nawet jeśli określone przerwanie jest wyłączone. W ten sposób przetwarzanie może zostać wyzwolone bez wywoływania przerwania. Jednakże znacznik przerwania musi zostać wyzerowany, aby wyzwolić nowe przetwarzanie przy następnym zdarzeniu przerwania.

Używanie znacznika przerwania od przetwornika A/C jako źródła wyzwalania sprawia, że przetwornik rozpoczyna nowe przetwarzanie tuż po zakończeniu bieżącego. W takim przypadku przetwornik pracuje w trybie ciągłym (ang. Free Running mode), ciągle próbkując i uaktualniając rejestr danych ADCL. Pierwsze przetwarzanie musi zostać uruchomione przez zapis logicznej jedynki do bitu ADSC w rejestrze ADCSRA. W trybie tym przetwornik będzie wykonywał kolejne przetwarzania niezależnie od stanu znacznika przerwania ADIF.

Jeśli autowyzwalanie jest wyłączone, pojedyncze przetwarzanie można uruchamiać przez zapis jedynki do bitu ADSC w ADCSRA. Bit ADSC może również być używany do sprawdzania, czy przetwarzanie jest w trakcie wykonywania. Podczas przetwarzania bit ten daje odczyt 1 bez względu na sposób uruchomienia tego przetwarzania.

Standardowo układ kompensacyjny wymaga częstotliwości zegara wejściowego pomiędzy 50kHz a 200 kHz, aby osiągnąć maksymalną rozdzielczość.

Moduł przetwornika A/C zawiera 7-bitowy preskaler, który generuje impulsy zegarowe dla przetwornika w odpowiednim zakresie częstotliwości z impulsów zegarowych mikroprocesora o częstotliwości powyżej 100kHz. Wybór częstotliwości impulsów zegarowych z preskalera jest dokonywany przez ustawienie bitów ADPS w  ADCSRA. Preskaler rozpoczyna zliczanie od momentu włączenia przetwornika A/C przez ustawienie bitu ADEN w ADCSRA. Preskaler pracuje tak długo, jak bit ADEN jest ustawiony, a jest ciągle resetowany, gdy bit ADEN przyjmuje stan niski.

Przy inicjowaniu pojedynczego przetwarzania przez ustawienie bitu ADSC w ADCSRA, przetwarzanie rozpoczyna się od następnego narastającego zbocza cyklu zegarowego przetwornika A/C.

Zwykłe przetwarzanie zajmuje 13 cykli zegarowych przetwornika A/C. Pierwsze przetwarzanie po włączeniu przetwornika (ustawienie bitu ADEN w  ADCSRA) zajmuje 25 cykli zegarowych w celu inicjalizacji obwodów analogowych.

Faktyczne próbkowanie napięcia wejściowego i zapamiętanie jego wartości na czas przetwarzania w przetworniku A/C ma miejsce w trzecim cyklu zegarowym przetwornika po rozpoczęciu normalnego przetwarzania, a po szesnastym cyklu po rozpoczęciu pierwszego przetwarzania po włączeniu przetwornika. Gdy przetwarzanie zostanie zakończone, wynik jest wpisywany do rejestru danych przetwornika, a znacznik ADIF zostaje ustawiony. W trybie pojedynczego przetwarzania bit ADSC jest w tym momencie zerowany. Oprogramowanie może ustawić go ponownie, a nowe przetwarzanie rozpocznie się od pierwszego narastającego zbocza sygnału zegarowego przetwornika A/C.

Gdy jest używane samowyzwalanie, preskaler zostaje zresetowany przy zdarzeniu wyzwalającym. Zapewnia to ustalony odstęp czasu pomiędzy zdarzeniem wyzwalającym a rozpoczęciem przetwarzania. W tym trybie próbkowanie z zapamiętaniem ma miejsce po dwóch cyklach zegarowych przetwornika A/C od narastającego zbocza źródłowego sygnału wyzwalania. Trzy dodatkowe cykle zegara mikroprocesora są zużyte dla układów synchronizujących.

W trybie ciągłym nowe przetwarzanie rozpoczyna się natychmiast po zakończeniu poprzedniego, a bit ADSC pozostaje w stanie wysokim.

Poniższa tabela podsumowuje czasy przetwarzania w przetworniku A/C:

Bity MUXn w rejestrze ADMUX są pojedynczo buforowane poprzez rejestr tymczasowy, do którego ma swobodny dostęp mikroprocesor. Zapewnia to, iż wybór kanału ma miejsce tylko w bezpiecznym punkcie podczas przetwarzania. Kanał jest stale uaktualniany aż do rozpoczęcia przetwarzania. Gdy przetwarzanie się rozpocznie wybór kanału zostaje zablokowany, aby zapewnić wystarczający czas próbkowania dla przetwornika A/C. Stałe uaktualnianie zostaje wznowione w ostatnim cyklu zegarowym przetwornika przed zakończeniem przetwarzania (bit ADIF w ADCSRA jest ustawiany). Zwróć uwagę, że przetwarzanie rozpoczyna się od następnego narastającego zbocza sygnału zegara przetwornika A/C po zapisaniu bitu ADSC. Z tego powodu użytkownik nie powinien wpisywać nowych wartości wyboru kanału do ADMUX, aż upłynie jeden okres zegara przetwornika A/C po wpisaniu bitu  ADSC.

Jeśli jest używane autowyzwalanie, to dokładny czas zdarzenia wyzwalającego może być niedeterministyczny. Aktualizacja rejestru ADMUX musi być wykonywana ze szczególną ostrożnością, aby kontrolować, na które przetwarzanie wpłyną nowe ustawienia.

Jeśli oba bity ADATE i ADEN zostaną zapisane stanem 1, to zdarzenie przerwania może wystąpić w dowolnym czasie. Jeśli rejestr ADMUX jest zmieniany w tym okresie, to użytkownik nie będzie wiedział, czy następne przetwarzanie będzie oparte na nowych, czy na starych ustawieniach. Rejestr ADMUX można bezpiecznie uaktualnić następująco:

• Gdy bit ADATE lub ADEN jest wyzerowany.
• Podczas przetwarzania po minimum jednym okresie zegara przetwornika A/C od zdarzenia wyzwalającego przetwarzanie.
• Po przetwarzaniu, zanim znacznik przerwania używany jako źródło wyzwalania jest wyzerowany.

Gdy rejestr ADMUX jest modyfikowany w trakcie jednego z tych warunków, nowe ustawienia wpłyną na następne przetwarzanie w przetworniku A/C.

Kanały wejściowe przetwornika A/C

Przy zmianie wyboru kanału użytkownik powinien przestrzegać poniższych wskazówek, aby zapewnić, iż został wybrany właściwy kanał:

• W trybie pojedynczego przetwarzania (ang. Single Conversion mode) zawsze wybieraj kanał przed rozpoczęciem przetwarzania. Wybór kanału można zmienić po upływie jednego cyklu zegarowego przetwornika A/C po wpisaniu jedynki do bitu ADSC. Jednakże najprostsza metoda polega na poczekaniu na zakończenie przetwarzania przed zmianą wyboru kanału.
• W trybie ciągłym (ang. Free Running) zawsze wybieraj kanał przed uruchomieniem pierwszego przetwarzania. Wybór kanału można zmienić po jednym cyklu zegara przetwornika A/C po wpisaniu jedynki do bitu ADSC. Jednakże najprostszą metodą jest poczekanie na zakończenie pierwszego przetwarzania, a następnie zmodyfikowanie wyboru kanału. Ponieważ następne przetwarzanie już się rozpoczęło automatycznie, to następny wynik będzie odzwierciedlał poprzedni wybór kanału. Kolejne przetwarzania będą już odzwierciedlały nowy wybór kanału.

Napięcie odniesienia przetwornika A/C

Napięcie odniesienia przetwornika A/C określa zakres przetwarzania, który w tym przypadku jest ograniczony do przedziału od 0V (V_GND) do V_REF = V_CC. Kanały o napięciu przewyższającym V_REF dadzą w wyniku kody nasycone do 0xFF.

Przetwornik A/C posiada możliwość zmniejszania szumów, która umożliwia przetwarzanie podczas trybu uśpienia w celu zmniejszenia szumu pochodzącego od pracy mikroprocesora oraz innych układów peryferyjnych w mikrokontrolerze. Reduktor szumu może być używany z przetwornikiem A/C i trybem bezczynności (ang. Idle mode). Aby skorzystać z tej cechy, należy użyć następującej procedury:

• Upewnij się, iż przetwornik A/C został włączony i nie jest w trakcie przetwarzania. Należy wybrać tryb pojedynczego przetwarzania (ang. Single Conversion mode) oraz włączyć przerwania przy zakończeniu przetwarzania w przetworniku A/C.
• Przejdź do trybu zmniejszania szumów przetwornika A/C (ang. ADC Noise Reduction mode) lub trybu bezczynności (ang. Idle mode). Przetwornik rozpocznie przetwarzanie tuż po zatrzymaniu mikroprocesora.
• Jeśli nie wystąpią inne przerwania przed zakończeniem przetwarzania w przetworniku A/C, to przerwanie z  przetwornika wybudzi mikroprocesor i wykona procedurę obsługi zakończenia przetwarzania w przetworniku A/C. Jeśli inne przerwanie wybudzi mikroprocesor przed zakończeniem przetwarzania w przetworniku A/C, to procedura obsługi tego przerwania zostanie wykonana, a przerwanie od przetwornika zostanie wygenerowane, gdy zakończy on przetwarzanie. Mikroprocesor pozostanie w trybie aktywnym aż do momentu wykonania nowego rozkazu uśpienia.

Zwróć uwagę, że przetwornik A/C nie zostanie automatycznie wyłączony, gdy mikroprocesor wejdzie w inne tryby uśpienia niż tryb bezczynności oraz tryb zmniejszania szumu przetwornika A/C. Użytkownik powinien wpisać 0 do bitu ADEN, przed wejściem do  takich trybów uśpienia, aby zapobiec nadmiernemu poborowi energii.

Układ analogowego wejścia dla kanałów przetwornika A/C jest pokazany na poniższym rysunku. Źródło analogowe przyłożone do końcówki ADCn jest obciążone pojemnością końcówki oraz upływom wejściowym bez względu na to, czy ten kanał został wybrany jako wejście dla przetwornika A/C. Gdy kanał jest wybrany, źródło musi zasilić kondensator C_S/H (ang. Sample and Hold capacitor – kondensator próbkowania i podtrzymania) poprzez szeregowy opornik (połączona oporność ścieżki wejścia).

Kondensator pokazany na rysunku przedstawia całkowitą pojemność, łącznie z kondensatorem C_S/H oraz z wszelkimi obcymi i pasożytniczymi pojemnościami wewnątrz mikrokontrolera. Podana wartość jest najgorszym przypadkiem. Przetwornik A/C jest zoptymalizowany dla sygnałów analogowych o impedancji wyjściowej w przybliżeniu 10 kΩ lub mniejszej. Dla takich źródeł czas próbkowania będzie pomijalny. Jeśli zostanie użyte źródło o większej impedancji, czas próbkowania będzie zależał od tego, jak długo źródło potrzebuje ładować kondensator C_S/H. Tutaj może być duży rozrzut. Zaleca się użytkownikom używania źródeł o niskiej impedancji oraz wolnozmiennych sygnałów, ponieważ to minimalizuje czas ładowania kondensatora C_S/H do pożądanej wartości napięcia wejściowego.

Składowe sygnału wyższe od częstotliwości Nyquista (f_ADC/2) nie powinny być obecne, aby uniknąć nieprzewidywalnych zniekształceń. Należy usunąć składowe o wysokich częstotliwościach za pomocą filtru dolnoprzepustowego przed przekazaniem sygnałów jako wejścia dla przetwornika A/C.

Układy cyfrowe wewnątrz i na zewnątrz mikrokontrolera generują interferencje elektromagnetyczne, które mogą wpłynąć na dokładność pomiarów analogowych. Gdy dokładność przetwarzania jest istotna, to poziom szumów można obniżyć przez zastosowanie poniższych sposobów:

• Staraj się, aby ścieżki, po których biegną sygnały analogowe, były jak najkrótsze.
• Upewnij się, iż ścieżki analogowe biegną nad obszarami masy analogowej.
• Ścieżki analogowe umieszczaj w miarę możności z dala od ścieżek cyfrowych z szybkozmiennymi sygnałami.
• Jeśli jakaś końcówka portu jest używana jako wyjście cyfrowe, to nie powinna zmieniać stanu podczas wykonywania przetwarzania.
• Kondensatory bocznikowe powinny być jak najbliżej końcówek VCC i GND.

Tam, gdzie wymagana jest wysoka dokładność przetwornika A/C, zaleca się stosowanie trybu zmniejszania szumu, co opisano powyżej. Dobrze zaprojektowany system z właściwie rozmieszczonymi, zewnętrznymi kondensatorami bocznikowymi zmniejsza potrzebę stosowania trybu zmniejszania szumu dla przetwornika A/C.

N-bitowy Przetwornik Analogowo/Cyfrowy o pojedynczej końcówce (ang. n-bit single-ended ADC) przetwarza w sposób liniowy napięcia pomiędzy GND a VREF w liczbę binarną o 2ⁿ poziomach. Najniższy kod daje odczyt 0, a najwyższy daje odczyt 2^n-1. Kilka parametrów opisuje odchylenie od idealnego zachowania:

• Błąd przesunięcia zera lub błąd niezrównoważenia (ang. offset error): Jest to odchylenie od pierwszego przejścia (0x00 do 0x01) w porównaniu z idealnym przejściem (przy 0.5 najmłodszego bitu, LSB). Wartość idealna: 0 LSB.

• Błąd skalowania lub błąd wzmocnienia (ang. gain error): Po wyregulowaniu błędu niezrównoważenia błąd wzmocnienia jest odchyleniem ostatniego przejścia (0xFE do 0xFF) w porównaniu do idealnego przejścia (przy 1.5 najmłodszego bitu poniżej maksimum). Wartość idealna: 0 LSB.

• Nieliniowość całkowa (ang. integral non-linearity, INL): Po wyregulowaniu błędów niezrównoważenia i wzmocnienia, błąd nieliniowości całkowej jest maksymalnym odchyleniem rzeczywistego przejścia od idealnego przejścia dla dowolnego kodu. Wartość idealna: 0 LSB.

• Nieliniowość różniczkowa (ang. differential non-linearity, DNL): Maksymalne odchylenie rzeczywistej szerokości kodu (odstęp pomiędzy dwoma sąsiednimi przejściami) od idealnej szerokości kodu (1 LSB). Wartość idealna: 0 LSB.

• Błąd kwantyzacji lub szum kwantyzacji (ang. quantization error): Z powodu dyskretyzacji napięcia wejściowego na skończoną liczbę kodów, pewien zakres napięć wejściowych (o szerokości 1 LSB) będzie zawsze kodowany w taką samą wartość kodu. Zawsze ± 0.5 LSB.
• Dokładność bezwzględna (ang. absolute accuracy): Maksymalne odchylenie rzeczywistego (nieregulowanego) przejścia w porównaniu z przejściem idealnym dla każdego kodu wyjściowego. Jest to całościowy wynik wszystkich powyższych błędów przetwarzania przetwornika A/C. Wartość idealna: ± 0.5 LSB.

Po zakończeniu przetwarzania (bit ADIF w stanie wysokim) wynik przetwarzania znajduje się w rejestrze danych przetwornika A/C (ADCL). Wynik ten wynosi:

gdzie V_IN jest napięciem na wybranej końcówce wejściowej, a V_CC jest napięciem odniesienia. 0x00 reprezentuje napięcie o poziomie masy analogowej, natomiast 0xFF reprezentuje wybrane napięcie odniesienia minus jeden LSB (najmłodszy bit).

ADMUX – ADC Multiplexer Selection Register – Rejestr wyboru kanału multipleksera przetwornika A/C

Bity 7:2 – Zarezerwowane

Te bity są zarezerwowane i przy odczycie zawsze dają stan 0.

Bity 1:0 – MUX1:0: Analog Channel Selection Bits – Bity wyboru kanału analogowego

Wartość tych bitów wybiera wejściowy kanał analogowy, który zostanie podłączony do wejścia przetwornika A/C wg poniższej tabeli:

---

ADCSRA – ADC Control and Status Register A – Rejestr A sterowania i stanu przetwornika A/C

Bit 7 – ADEN: ADC Enable – Włączenie przetwornika A/C

Ustawienie tego bitu w stan 1 włącza przetwornik A/C. Po wpisaniu tutaj bitu 0 przetwornik A/C zostaje wyłączony. Wyłączenie przetwornika podczas przetwarzania przerywa to przetwarzanie.

Bit 6 – ADSC: ADC Start Conversion – Rozpoczęcie przetwarzania w przetworniku A/C

W trybie pojedynczego przetwarzania (ang. Single Conversion mode) zapisz do tego bitu 1, aby rozpocząć każde przetwarzanie. W trybie ciągłym (ang. Free Running mode) zapisz tutaj 1, aby rozpocząć pierwsze przetwarzanie. Pierwsze przetwarzanie po ustawieniu bitu ADSC i włączeniu przetwornika A/C lub gdy bit ADSC jest ustawiany równolegle z bitem ADEN, zajmie 25 cykli zegarowych przetwornika A/C zamiast normalnych 13 cykli. Podczas pierwszego przetwarzania wykonywana jest inicjalizacja przetwornika A/C.

W trakcie przetwarzania bit ADSC będzie dawał odczyt 1. Gdy przetwarzanie zostanie wykonane, bit wróci do stanu 0. Zapisanie 0 do tego bitu nie daje żadnego efektu.

Bit 5 – ADATE: ADC Auto Trigger Enable – Włączenie autowyzwalania przetwornika A/C

Gdy ten bit zostanie zapisany stanem 1, zostaje włączone autowyzwalanie przetwornika A/C. Przetwornik A/C będzie rozpoczynał przetwarzanie przy dodatnim zboczu wybranego sygnału wyzwalającego. Źródło sygnału wyzwalającego jest wybierane przez ustawienie stanu bitów wybierania źródła wyzwalania ADTS w rejestrze ADCSRB.

Bit 4 – ADIF: ADC Interrupt Flag – Znacznik przerwania z przetwornika A/C

Ten bit jest ustawiany, gdy zakończy się przetwarzanie w przetworniku A/C i rejestry danych (w ATtiny 5/10 jest tylko jeden rejestr danych) zostają uaktualnione. Żądanie przerwania przy zakończeniu przetwarzania w przetworniku A/C zostanie wygenerowane, jeśli bit ADIE jest ustawiony. Bit ADIF jest zerowany sprzętowo przy wykonaniu odpowiedniego wektora obsługi przerwania. Alternatywnie można go wyzerować przez zapis logicznej jedynki do tego znacznika.

Bit 3 – ADIE: ADC Interrupt Enable – Włączenie przerwania z przetwornika A/C

Gdy bit ten zostanie zapisany stanem 1, to zostanie włączone żądanie przerwań przy zakończeniu przetwarzania w przetworniku A/C.

Bity 2:0 – ADPS2:0: ADC Prescaler Select Bits – Bity wyboru preskalera

Bity te określają współczynnik podziału pomiędzy częstotliwością zegara systemowego a częstotliwością zegara wejściowego dla przetwornika A/C. Poniższa tabela przedstawia możliwe wartości:

---

ADCSRB – ADC Control and Status Register B – Rejestr B sterowania i stanu przetwornika A/C

Bity 7:3 – Zarezerwowane

Te bity są zarezerwowane i przy odczycie zawsze dają stan 0.

Bity 2:0 – ADTS2:0: ADC Auto Trigger Source – Źródło autowyzwalania przetwornika A/C

Jeśli bit ADATE w  ADCSRA zostanie zapisany stanem jeden, to wartość tych bitów wybierze, które źródło będzie wyzwalało przetwarzanie w przetworniku A/C. Jeśli bit ADATE jest wyzerowany, to ustawienia bitów ADTS2:0 nie będą miały żadnego efektu. Przetwarzanie będzie wyzwalana przez narastające zbocze wybranego znacznika przerwania. Zwróć uwagę, iż przełączenie ze źródła wyzwalania będącego w stanie niskim na źródło będące w stanie wysokim wygeneruje dodatnie zbocze sygnału wyzwalania. Jeśli bit ADEN w ADCSRA jest ustawiony, to rozpocznie się przetwarzanie. Przełączenie na tryb ciągły (ADTS[2:0]=0) nie wywoła zdarzenia wyzwalającego, nawet jeśli znacznik przerwania zostanie ustawiony.

---

ADCL – ADC Data Register – Rejestr danych przetwornika A/C

Gdy przetwarzanie zostanie zakończone, tutaj znajduje się 8-bitowy wynik.

Bity 7:0 – ADC7:0: ADC Conversion Result – Wynik przetwarzania w przetworniku A/C

Te bity reprezentują wynik przetwarzania.

---

DIDR0 – Digital Input Disable Register 0 – Rejestr 0 wyłączania wejść cyfrowych

Bity 7:4 – Zarezerwowane

Te bity są zarezerwowane i przy odczycie zawsze dają stan 0.

Bity 3:0 – ADC3D..ADC0D: ADC3..0 Digital Input Disable – Wyłączanie cyfrowego wejścia

Gdy dany bit ma stan logiczny 1, to cyfrowy bufor wejściowy na odpowiadającej mu końcówce przetwornika A/C zostaje wyłączony.  W takim przypadku odczyt stanu końcówki w rejestrze PIN da zawsze wartość 0. Gdy do końcówki ADC3...0 zostaje doprowadzony sygnał analogowy, a wejście cyfrowe tej końcówki nie jest potrzebne, to ten bit powinien zostać zapisany stanem 1, aby zmniejszyć pobór prądu w cyfrowym buforze wejściowym.