Mikrokontrolery

• Rozdzielczość 10-bitów
• Nieliniowość całkowa na poziomie 0,5 najmłodszego bitu
• Całkowita dokładność ± 2 najmłodsze bity
• Czas konwersji 13...260 μs.
• 15 tysięcy próbek na sekundę przy pełnej rozdzielczości
• Cztery multipleksowane kanały wejściowe
• Opcjonalna korekcja lewostronna dla odczytu wyniku przetwarzania
• Zakres napięcia wejściowego: 0 – V_CC
• Napięcie odniesienia 1,1V
• Tryb przetwarzania ciągłego lub pojedynczego
• Rozpoczęcie konwersji przez samowyzwalanie ze źródeł przerwań
• Przerwanie przy zakończeniu konwersji
• Układ zmniejszania szumu w trybie uśpienia

Mikrokontroler ATtiny13 zawiera 10-bitowy kompensacyjny przetwornik analogowo/cyfrowy, którego schemat blokowy przedstawia poniższy rysunek:

Przetwornik A/C połączony jest z 4-kanałowym multiplekserem analogowym, który umożliwia pomiar 4 napięć wejściowych doprowadzonych do końcówek portu B. Napięcia te są mierzone względem 0V (masa, GND). Przetwornik zawiera układ próbkowania z podtrzymaniem, który zapewnia, iż napięcie wejściowe dla przetwornika A/C jest utrzymywane na  stałym poziomie podczas procesu przetwarzania. Wewnętrzne napięcia odniesienia 1,1V i V_CC są dostarczane z wnętrza układu mikrokontrolera.

Zasadę działania przetworników kompensacyjnych opisujemy tutaj.

Przetwornik A/C zamienia analogowe napięcie wejściowe w 10-bitową wartość poprzez kolejne przybliżenia. Minimalna wartość oznacza GND, a maksymalna wartość oznacza napięcie na końcówce V_CC lub wewnętrzne napięcie odniesienia 1,1 V.

Analogowy kanał wejściowy jest wybierany przez zapis do bitów MUX w rejestrze ADMUX. Każda z końcówek ADC może zostać wybrana jako wejście dla przetwornika A/C.

Przetwornik A/C jest włączany przez ustawienie bitu ADEN (ang. ADC Enable bit) w rejestrze ADCSRA. Wybór napięcia odniesienia i kanału wejściowego nie będzie ważny, dopóki nie zostanie ustawiony bit ADEN. Gdy bit ADEN jest wyzerowany, przetwornik A/C nie pobiera prądu, zatem zaleca się wyłączyć ten przetwornik przed przejściem w jeden z trybów uśpienia oszczędzających energię.

Przetwornik A/C tworzy 10-bitowy wynik, który jest obecny w rejestrach danych ADCH (górny bajt) i ADCL (dolny bajt). Standardowo wynik jest przedstawiany jako wyrównany prawostronnie, lecz można go przestawiać również jako wyrównanego lewostronnie przez ustawienie bitu ADLAR w  ADMUX.

Jeśli wynik jest wyrównany lewostronnie i nie jest potrzebna większa precyzja niż 8 bitów, to wystarczy odczytać górny bajt ADCH. W przeciwnym razie ADCL musi zostać odczytany jako pierwszy, a następnie ADCH, aby zapewnić, iż zawartość tych rejestrów danych należy do tej samej konwersji. Po odczycie ADCL dostęp przetwornika A/C do  rejestrów danych jest blokowany. Oznacza to, że jeśli odczytano ADCL, a konwersja została zakończona przed odczytaniem ADCH, to żaden z tych rejestrów nie będzie uaktualniony i wynik przetwarzania zostanie stracony. Gdy zostaje odczytany ADCH, dostęp przetwornika A/C do rejestrów ADCH i ADCL jest wznawiany.

Przetwornik A/C posiada swoje własne przerwanie, które może być wyzwalane po zakończeniu przetwarzania. Gdy dostęp przetwornika A/C do rejestrów danych jest zablokowany pomiędzy odczytem ADCH i ADCL, przerwanie będzie generowane nawet w przypadku utraty wyniku.

Pojedyncze przetwarzanie rozpoczyna się po zapisaniu logicznej jedynki do bitu ADSC (ang. ADC Start Conversion bit). Bit ten pozostaje w stanie wysokim przez cały czas przetwarzania, a następnie jest zerowany sprzętowo, gdy przetwarzanie zostanie ukończone. Jeśli w trakcie przetwarzania będzie wybrany inny kanał danych, to przetwornik A/C doprowadzi do końca bieżące przetwarzanie, zanim dokona zmiany kanału.

Alternatywnie można wyzwolić przetwarzanie automatycznie z różnych źródeł. Automatyczne wyzwalanie jest włączane przez ustawienie bitu ADATE (ang. ADC Auto Trigger Enable bit) w rejestrze ADCSRA. Źródło wyzwalania jest wybierane ustawieniami bitów ADTS (ang. ADC Trigger Select bits) w rejestrze ADCSRB. Gdy w wybranym sygnale wyzwalającym pojawi się dodatnie zbocze (0 → 1), preskaler przetwornika A/C zostaje zresetowany i rozpoczyna się przetwarzanie. Udostępnia to metodę rozpoczynania przetwarzań w stałych okresach czasu. Jeśli sygnał wyzwalający jest wciąż ustawiony, gdy przetwarzanie zostaje ukończone, nowe przetwarzanie nie rozpocznie się. Jeśli w trakcie przetwarzania pojawi się kolejne zbocze dodatnie w sygnale wyzwalania, to zbocze to zostanie zignorowane. Zwróć uwagę, iż znacznik przerwania zostanie ustawiony nawet wtedy, gdy określone przerwanie jest zablokowane lub bit globalnego włączania przerwań (bit I) w rejestrze SREG jest wyzerowany. Stąd przetwarzanie może zostać wyzwolone bez powodowania przerwania. Jednakże znacznik przerwania musi zostać wyzerowany w celu wyzwolenia nowego przetwarzania przy następnym zdarzeniu przerwania.

Używanie znacznika przerwania z przetwornika A/C (ang. ADC Interrupt Flag, ADIF) jako źródła wyzwalania powoduje, iż przetwornik A/C rozpoczyna nowe przetwarzanie jak tylko zakończy obecne. W takim przypadku przetwornik A/C pracuje w trybie ciągłym (ang. Free Running mode), ciągle próbkując napięcie wejściowe i uaktualniając rejestr danych. Pierwsze przetwarzanie musi zostać rozpoczęte przez zapis logicznej jedynki do bitu ADSC w ADCSRA. W tym trybie przetwornik A/C będzie wykonywał kolejne przetwarzania niezależnie od wyzerowania znacznika przerwań z przetwornika ADIF.

Jeśli zostanie wybrane wyzwalanie automatyczne (ang. Auto Triggering), to pojedyncze przetwarzanie może rozpocząć się po zapisaniu jedynki do bitu ADSC w ADCSRA.  Bit ADSC można również używać do określania, czy przetwarzanie jest w toku. Podczas przetwarzania bit ADSC będzie dawał odczyt jeden bez względu na sposób rozpoczęcia tego przetwarzania.

Standardowo układ kolejnych przybliżeń wymaga częstotliwości wejściowej pomiędzy 50 kHz a 200 kHz, aby osiągnąć maksymalną rozdzielczość. Jeśli jest potrzebna rozdzielczość niższa niż 10 bitów, to częstotliwość wejściowa dla przetwornika A/C może być wyższa od 200 kHz w celu osiągnięcia wyższej częstotliwości próbkowania.

Moduł przetwornika A/C zawiera preskaler, który generuje właściwą dla przetwornika A/C częstotliwość zegarową z dowolnej częstotliwości mikroprocesora powyżej 100kHz. Stopień podziału ustawiany jest przez bity ADPS w ADCSRA. Preskaler rozpoczyna zliczanie od momentu włączenia przetwornika A/C przez ustawienie bitu ADEN w  ADCSRA. Preskaler pracuje tak długo, jak bit ADEN pozostaje ustawiony, a jest ciągle resetowany, gdy ADEN jest wyzerowany.

Gdy rozpoczyna się pojedyncze przetwarzanie przez ustawienie bitu ADSC w ADCSRA, to przetwarzanie to startuje od następnego narastającego zbocza cyklu zegarowego przetwornika A/C.

Normalne przetwarzanie zajmuje 13 cykli zegarowych przetwornika A/C. Pierwsze przetwarzanie po włączeniu przetwornika A/C (ustawienie ADEN w ADCSRA) zabiera 25 cykli zegarowych w celu inicjalizacji obwodów analogowych, jak pokazuje poniższy rysunek.

Gdy napięcie odniesienia zostanie wybrane jako wejście dla przetwornika A/C, upłynie pewien czas, zanim napięcie to ustabilizuje się. Jeśli nie będzie ustabilizowane, to pierwsza wartość odczytana po pierwszym przetwarzaniu może być zła.

Właściwe próbkowanie z podtrzymaniem próbki ma miejsce 1,5 cyklu zegara przetwornika A/C po rozpoczęciu normalnego przetwarzania i 14,5 cykli zegara po rozpoczęciu pierwszego przetwarzania. Gdy przetwarzanie jest ukończone, wynik zostaje zapisany do rejestrów danych przetwornika A/C, a znacznik ADIF jest ustawiany. W trybie pojedynczego przetwarzania bit ADSC jest jednocześnie zerowany. Program może wtedy ponownie ustawić ADSC, a nowe przetwarzanie zostanie zainicjowane  przy pierwszym narastającym zboczu zegara przetwornika A/C.

Gdy jest używane automatyczne wyzwalanie, preskaler zostaje zresetowany w momencie wystąpienia zdarzenia wyzwalającego, co pokazuje poniższy rysunek. Zapewnia to stałe opóźnienie od zdarzenia wyzwalającego do rozpoczęcia przetwarzania. W tym trybie próbkowanie z podtrzymaniem ma miejsce dwa cykle zegara przetwornika A/C po narastającym zboczu w sygnale źródła wyzwalającego. Trzy dodatkowe cykle zegara przetwornika A/C są wykorzystywane do synchronizacji sieci logicznej.

W trybie ciągłym (ang. Free Running mode) nowe przetwarzanie rozpoczyna się natychmiast po ukończeniu poprzedniego przetwarzania, natomiast bit ADSC pozostaje w stanie wysokim.

Poniższa tabela podsumowuje czasy przetwarzania:

Bity MUXn i REFS1:0 w rejestrze ADMUX są buforowane poprzez rejestr tymczasowy, do którego mikroprocesor posiada swobodny dostęp. Zapewnia to, iż wybór kanałów i napięcia odniesienia odbywa się w bezpiecznym punkcie podczas procesu przetwarzania. Wybór ten jest ciągle uaktualniany aż do rozpoczęcia przetwarzania. Gdy przetwarzanie rozpocznie się, wybór kanałów i napięcia odniesienia zostaje zablokowany, aby zapewnić wystarczający czas próbkowania dla przetwornika A/C. Ciągłe uaktualnianie jest wznawiane w ostatnim cyklu zegarowym przetwornika A/C przed ukończeniem przetwarzania (zostaje ustawiony bit ADIF w rejestrze ADCSRA). Zwróć uwagę, iż przetwarzanie rozpoczyna się przy następnym narastającym zboczu zegara przetwornika A/C po zapisaniu bitu ADSC. Dlatego zaleca się użytkownikowi nie wpisywać nowych wartości wyboru kanału lub napięć odniesienia do ADMUX w ciągu jednego cyklu zegarowego przetwornika A/C po zapisie bitu ADSC.

Jeśli używane jest automatyczne wyzwalanie, to dokładny czas zdarzenia wyzwalania może być nieokreślony. Należy ze specjalną ostrożnością modyfikować rejestr ADMUX, aby kontrolować, które przetwarzanie zostanie wykonane z nowymi ustawieniami.

Jeśli oba bity ADATE i ADEN zostaną wpisane jako jedynki, to zdarzenie przerwania może wystąpić w dowolnym momencie. Jeśli w tym okresie jest modyfikowany rejestr ADMUX, to użytkownik nie będzie w stanie określić, czy następne przetwarzanie zostanie oparte na starych ustawieniach, czy na nowych. ADMUX można bezpiecznie modyfikować w jeden z następujących sposobów:

• Gdy bit ADATE lub ADEN jest wyzerowany.
• Podczas przetwarzania co najmniej jeden cykl zegarowy przetwornika A/C po zdarzeniu wyzwalania.
• Po przetwarzaniu, przed wyzerowaniem znacznika przerwania jako źródła wyzwalania.

Gdy rejestr ADMUX jest modyfikowany w jednym z powyższych warunków, to nowe ustawienia wpłyną na następne przetwarzanie w przetworniku A/C.

Kanały wejściowe przetwornika A/C

Przy zmianie wyboru kanałów użytkownik powinien stosować się do poniższych wskazówek, aby zapewnić wybór poprawnego kanału:

W trybie pojedynczego przetwarzania (ang. Single Conversion mode) zawsze wybieraj kanał przed rozpoczęciem przetwarzania. Wybór kanału może być zmieniony po upływie jednego cyklu zegarowego przetwornika A/C od zapisu jedynki do bitu ADSC. Jednakże najprostszym sposobem jest odczekanie, aż przetwarzanie zakończy się, zanim wykona się zmianę wyboru kanału.

W trybie pracy ciagłej (ang.Free Running mode) zawsze wybieraj kanał przed uruchomieniem pierwszego przetwarzania. Wybór kanału może być zmieniony po upływie jednego cyklu zegarowego przetwornika A/C od zapisu jedynki do bitu ADSC. Jednakże najprostszym sposobem jest odczekanie na zakończenie pierwszego przetwarzania, a wtedy można zmienić wybór kanału. Ponieważ następne przetwarzanie zostało już rozpoczęte, to jego wynik będzie odzwierciedlał poprzednie ustawienie kanału. Kolejne przetwarzania będą odzwierciedlać nowy wybór kanału.

Napięcie odniesienia dla przetwornika A/C

Napięcie odniesienia dla przetwornika A/C (V_REF) oznacza zakres przetwarzania napięć w przetworniku. Jeśli w kanale analogowym podłączonym do wejścia przetwornika A/C napięcie przekracza V_REF, to wynik przetwarzania da wartość bliską 0x3FF. Jako V_REF można wybrać albo V_CC, albo wewnętrzne napięcie odniesienia 1,1V. Pierwsze przetwarzanie w przetworniku A/C po przełączeniu napięcia odniesienia może nie być dokładne i zaleca się użytkownikowi odrzucenie jego wyniku.

Przetwornik A/C posiada możliwość zmniejszania szumów, która umożliwia przetwarzanie podczas trybu uśpienia w celu zmniejszenia szumu pochodzącego od pracy mikroprocesora oraz innych układów peryferyjnych w mikrokontrolerze. Reduktor szumu może być używany z przetwornikiem A/C i trybem bezczynności (ang. Idle mode). Aby skorzystać z tej cechy, należy użyć następującej procedury:

• Upewnij się, iż przetwornik A/C został włączony i nie jest w trakcie przetwarzania. Należy wybrać tryb pojedynczego przetwarzania (ang. Single Conversion mode) oraz włączyć przerwania przy zakończeniu przetwarzania w przetworniku A/C.
• Przejdź do trybu zmniejszania szumów przetwornika A/C (ang. ADC Noise Reduction mode) lub trybu bezczynności (ang. Idle mode). Przetwornik rozpocznie przetwarzanie tuż po zatrzymaniu mikroprocesora.
• Jeśli nie wystąpią inne przerwania przed zakończeniem przetwarzania w przetworniku A/C, to przerwanie z przetwornika wybudzi mikroprocesor i wykona procedurę obsługi zakończenia przetwarzania w przetworniku A/C. Jeśli inne przerwanie wybudzi mikroprocesor przed zakończeniem przetwarzania w przetworniku A/C, to procedura obsługi tego przerwania zostanie wykonana, a przerwanie od przetwornika zostanie wygenerowane, gdy zakończy on przetwarzanie. Mikroprocesor pozostanie w trybie aktywnym aż do momentu wykonania nowego rozkazu uśpienia.

Zwróć uwagę, że przetwornik A/C nie zostanie automatycznie wyłączony, gdy mikroprocesor wejdzie w inne tryby uśpienia niż tryb bezczynności oraz tryb zmniejszania szumu dla przetwornika A/C. Użytkownik powinien wpisać 0 do bitu ADEN, przed wejściem do takich trybów uśpienia, aby zapobiec nadmiernemu poborowi energii.

Układ analogowego wejścia dla kanałów przetwornika A/C jest pokazany na poniższym rysunku. Źródło analogowe przyłożone do końcówki ADCn jest obciążone pojemnością końcówki oraz upływami wejściowymi bez względu na to, czy ten kanał został wybrany jako wejście dla przetwornika A/C. Gdy kanał jest wybrany, źródło musi zasilić kondensator C_S/H (ang. Sample and Hold capacitor – kondensator próbkowania i podtrzymania) poprzez szeregowy opornik (całkowita oporność na ścieżce wejścia).

Kondensator pokazany na rysunku przedstawia całkowitą pojemność, łącznie z kondensatorem C_S/H oraz z wszelkimi obcymi i pasożytniczymi pojemnościami wewnątrz mikrokontrolera.

Podana wartość jest najgorszym przypadkiem. Przetwornik A/C jest zoptymalizowany dla sygnałów analogowych o impedancji wyjściowej w przybliżeniu 10 kΩ lub mniejszej. Dla takich źródeł czas próbkowania będzie pomijalny. Jeśli zostanie użyte źródło o większej impedancji, czas próbkowania będzie zależał od tego, jak długo źródło potrzebuje ładować kondensator C_S/H. Tutaj może być duży rozrzut. Zaleca się użytkownikom używania źródeł o niskiej impedancji oraz wolnozmiennych sygnałów, ponieważ to minimalizuje czas ładowania kondensatora C_S/H do pożądanej wartości napięcia wejściowego.

Składowe sygnału wyższe od częstotliwości Nyquista (f_ADC/2) nie powinny być obecne, aby uniknąć nieprzewidywalnych zniekształceń. Należy usunąć składowe o wysokich częstotliwościach za pomocą filtru dolnoprzepustowego przed przekazaniem sygnałów jako wejścia dla przetwornika A/C.

Układy cyfrowe wewnątrz i na zewnątrz mikrokontrolera generują interferencje elektromagnetyczne, które mogą wpłynąć na dokładność pomiarów analogowych. Gdy dokładność przetwarzania jest istotna, to poziom szumów można obniżyć przez zastosowanie poniższych sposobów:

• Staraj się, aby ścieżki, po których biegną sygnały analogowe, były jak najkrótsze.
• Upewnij się, iż ścieżki analogowe biegną nad obszarami masy analogowej.
• Ścieżki analogowe umieszczaj w miarę możności z dala od ścieżek cyfrowych z szybkozmiennymi sygnałami.
• Jeśli jakaś końcówka portu jest używana jako wyjście cyfrowe, to nie powinna zmieniać stanu podczas wykonywania przetwarzania.
• Kondensatory bocznikowe powinny być jak najbliżej końcówek VCC i GND.

Tam, gdzie wymagana jest wysoka dokładność przetwornika A/C, zaleca się stosowanie trybu zmniejszania szumu, co opisano powyżej. Dobrze zaprojektowany system z  właściwie rozmieszczonymi, zewnętrznymi kondensatorami bocznikowymi zmniejsza potrzebę stosowania trybu zmniejszania szumu dla przetwornika A/C.

Przetwornik Analogowo/Cyfrowy n-bitowy (ang. n-bit single-ended ADC)   przetwarza w sposób liniowy napięcia pomiędzy GND a V_REF w liczbę binarną o 2ⁿ poziomach. Najniższy kod daje odczyt 0, a najwyższy daje odczyt 2^n-1. Kilka parametrów opisuje odchylenie od idealnego zachowania:

• Błąd przesunięcia zera lub błąd niezrównoważenia (ang. offset error): Jest to odchylenie od pierwszego przejścia (0x000 do 0x001) w porównaniu z idealnym przejściem (przy 0,5 najmłodszego bitu, LSB). Wartość idealna: 0 LSB.

• Błąd skalowania lub błąd wzmocnienia (ang. gain error): Po wyregulowaniu błędu niezrównoważenia błąd wzmocnienia jest odchyleniem ostatniego przejścia (0x3FE do 0x3FF) w porównaniu do idealnego przejścia (przy 1,5 najmłodszego bitu poniżej maksimum). Wartość idealna: 0 LSB.

• Nieliniowość całkowa (ang. integral non-linearity, INL): Po wyregulowaniu błędów niezrównoważenia i wzmocnienia, błąd nieliniowości całkowej jest maksymalnym odchyleniem rzeczywistego przejścia od idealnego przejścia dla dowolnego kodu. Wartość idealna: 0 LSB.

• Nieliniowość różniczkowa (ang. differential non-linearity, DNL): Maksymalne odchylenie rzeczywistej szerokości kodu (odstęp pomiędzy dwoma sąsiednimi przejściami) od idealnej szerokości kodu (1 LSB). Wartość idealna: 0 LSB.

Błąd kwantyzacji lub szum kwantyzacji (ang. quantization error): Z powodu dyskretyzacji napięcia wejściowego na skończoną liczbę kodów, pewien zakres napięć wejściowych (o szerokości 1 LSB) będzie zawsze kodowany w taką samą wartość kodu. Zawsze ± 0,5 LSB.

Dokładność bezwzględna (ang. absolute accuracy): Maksymalne odchylenie rzeczywistego (nieregulowanego) przejścia w porównaniu z przejściem idealnym dla każdego kodu wyjściowego. Jest to całościowy wynik wszystkich powyższych błędów przetwarzania przetwornika A/C. Wartość idealna: ± 0,5 LSB.

Po zakończeniu przetwarzania (bit ADIF w stanie wysokim) wynik przetwarzania znajduje się w rejestrze danych przetwornika A/C (ADCL i ADCH). Wynik ten wynosi dla pojedynczego przetwarzania:

gdzie V_IN jest napięciem na wybranej końcówce wejściowej, a V_REF jest napięciem odniesienia. 0x000 reprezentuje napięcie o poziomie masy analogowej, a 0x3FF reprezentuje wybrane napięcie odniesienia minus jeden LSB (najmłodszy bit).

ADMUX – ADC Multiplexer Selection Register – Rejestr wyboru wejścia z multipleksera dla przetwornika A/C

Bity 7,4:2 – Zarezerwowane

Te bity w ATtiny13 są zarezerwowane i przy odczycie zawsze dają wartość zero.

Bit 6 – REFS0: Reference Selection Bit – Bit wyboru napięcia odniesienia

Ten bit wybiera napięcie odniesienia dla przetwornika A/C, co pokazuje poniższa tabela. Jeśli bit REFS0 zostanie zmieniony podczas przetwarzania, to zmiana ta nie wejdzie w życia aż do czasu zakończenia bieżącego przetwarzania (aż zostanie ustawiony bit ADIF w rejestrze ADCSRA).

Bit 5 – ADLAR: ADC Left Adjust Result – Wyrównanie wyniku przetwarzania na lewo

Bit ADLAR wpływa na sposób prezentacji wyniku przetwarzania przetwornika A/C w rejestrze danych ADC. Zapis jedynki do bitu ADLAR powoduje wyrównanie wyniku lewostronnie. W przeciwnym razie wynik jest wyrównany prawostronnie. Zmiana bitu ADLAR wpływa natychmiast na rejestr danych przetwornika A/C, bez względu na obecnie wykonywane przetwarzanie. Pełny opis tego bitu znajdziesz w opisie rejestru danych przetwornika A/C.

Bity 1:0 – MUX1:0: Analog Channel Selection Bits – Bity wyboru kanału analogowego

Wartość tych bitów określa wejście analogowe, które zostanie podłączone do przetwornika A/C. Szczegóły podaje poniższa tabela. Jeśli bity te zostaną zmienione podczas przetwarzania, to zmiana nie wejdzie w życia aż do czasu zakończenia bieżącego przetwarzania (aż zostanie ustawiony bit ADIF w rejestrze ADCSRA).

---

ADCSRA – ADC Control and Status Register A – Rejestr A sterowania i stanu przetwornika A/C

Bit 7 – ADEN: ADC Enable – Włączenie przetwornika A/C

Zapisanie jedynki do tego bitu włącza moduł przetwornika A/C. Zapis zera powoduje wyłączenie przetwornika A/C. Wyłączenie przetwornika podczas wykonywania przetwarzania spowoduje jego przerwanie i zakończenie.

Bit 6 – ADSC: ADC Start Conversion – Rozpoczęcie przetwarzania w przetworniku A/C

W trybie pojedynczego przetwarzania (ang. Single Conversion mode), zapisuj ten bit logiczną jedynką, aby rozpocząć każde przetwarzanie. W trybie ciągłym (ang. Free Running mode) zapisz do tego bitu jedynkę, aby rozpocząć pierwsze przetwarzanie. Pierwsze przetwarzanie po włączeniu przetwornika zajmuje 25 cykli zegarowych przetwornika A/C zamiast standardowo 13. W trakcie tego pierwszego przetwarzania wykonywana jest inicjalizacja przetwornika A/C.

W trakcie przetwarzania bit ADSC będzie dawał odczyt 1. Gdy przetwarzanie się zakończy, wróci do stanu zero. Zapis zera do tego bitu nie daje żadnego efektu.

Bit 5 – ADATE: ADC Auto Trigger Enable – Włączenie automatycznego wyzwalania

Gdy bit ten zostanie zapisany jedynką logiczną, włącza się automatyczne wyzwalanie przetwornika A/C. Przetwornik A/C rozpocznie przetwarzanie przy narastającym zboczu wybranego sygnału wyzwalającego. Źródło wyzwalania wybierane jest za pomocą ustawienia bitów ADTS w rejestrze ADCSRB.

Bit 4 – ADIF: ADC Interrupt Flag – Znacznik przerwania z przetwornika A/C

Ten bit jest ustawiany, gdy ukończone zostanie przetwarzanie w przetworniku A/C i rejestry danych zostaną uaktualnione. Przerwanie przy zakończeniu przetwarzania w przetworniku A/C jest wykonywane, jeśli są ustawione oba bity ADIE i I w rejestrze SREG. Bit ADIF jest zerowany przy wykonaniu odpowiedniego wektora obsługi przerwania. Alternatywnie można wyzerować ADIF przez zapis do tego bitu logicznej jedynki. Miej świadomość, iż odczyt-modyfikacja-zapis rejestru ADCSRA może spowodować zablokowanie oczekującego przerwania. Odnosi się to również do instrukcji SBI i CBI.

Bit 3 – ADIE: ADC Interrupt Enable – Włączenie przerwań od przetwornika A/C

Gdy bit ten zostanie zapisany stanem 1 oraz jest ustawiony bit I w rejestrze SREG, to uaktywnia się przerwanie przy zakończeniu przetwarzania w przetworniku A/C.

Bity 2:0 – ADPS2:0: ADC Prescaler Select Bits – Bity wyboru preskalera

Bity te określają współczynnik podziału pomiędzy częstotliwością zegara systemowego a częstotliwością wejściową do przetwornika A/C.

---

ADCL i ADCH – The ADC Data Register – Rejestr danych przetwornika A/C

ADLAR = 0 – wynik wyrównany prawostronnie

ADLAR = 1 – wynik wyrównany lewostronnie

Gdy przetwarzanie w przetworniku A/C dobiegnie końca, wynik znajdzie się w tych dwóch rejestrach. Gdy zostanie odczytany rejestr ADCL (z dolnym bajtem wyniku), rejestr danych przetwornika A/C nie będzie uaktualniany aż do momentu odczytu ADCH (z górnym bajtem wyniku). W konsekwencji, jeśli wynik jest wyrównany lewostronnie i nie jest wymagana precyzja większa od 8 bitów, to wystarczy odczytać rejestr ADCH (otrzymasz 8 najstarszych bitów wyniku przetwarzania). W przeciwnym razie najpierw należy odczytać ADCL, a następnie ADCH.

Bit ADLAR w rejestrze ADMUX, wpływa na sposób odczytu wyniku przetwarzania z tych rejestrów. Jeśli bit ADLAR jest ustawiony, to wynik zostaje wyrównany lewostronnie. Jeśli bit ADLAR jest wyzerowany (wartość standardowa), to wynik jest wyrównany prawostronnie.

ADC9:0: ADC Conversion Result – Wynik przetwarzania w przetworniku A/C

Te bity reprezentują 10-bitowy wynik przetwarzania.

---

ADCSRB – ADC Control and Status Register B – Rejestr B sterowania i stanu przetwornika A/C

Bits 7, 5:3 – Zarezerwowane

Te bity w ATtiny13 są zarezerwowane i przy odczycie zawsze dają wartość zero.

Bit 6 – ACME: Analog Comparator Multiplexer Enable – Włączenie multipleksera dla komparatora analogowego

Gdy bit ten zostanie zapisany logiczną jedynką, a przetwornik analogowo/cyfrowy jest wyłączony (wyzerowany bit ADEN w rejestrze ADCSRA), multiplekser przetwornika A/C wybiera wejście odwracające dla komparatora analogowego. Jeśli do bitu ACME zostanie wpisane logiczne zero, to jako wejście odwracające komparatora analogowego będzie użyta końcówka AIN1.

Bity 2:0 – ADTS2:0: ADC Auto Trigger Source – Źródło automatycznego wyzwalania

Jeśli bit  ADATE w rejestrze ADCSRA zostanie zapisany logiczną jedynką, to wartość tych bitów wybiera źródło sygnału, który będzie wyzwalał przetwarzanie w przetworniku A/C. Jeśli bit ADATE jest wyzerowany, to ustawienia bitów ADTS2:0 nie będą miały żadnego znaczenia. Przetwarzanie będzie wyzwalane narastającym zboczem w wybranym znaczniku przerwania (zmianą z 0 na 1). Zwróć uwagę, iż przełączenie z sygnału o poziomie niskim na sygnał o poziomie wysokim wytworzy narastające zbocze w sygnale wyzwalającym. Jeśli bit ADEN w rejestrze ADCSRA jest ustawiony, to rozpocznie się w tej sytuacji przetwarzanie. Przełączenie w tryb ciągły (ang. Free Running mode, ADTS[2:0]=0) nie spowoduje zdarzenia wyzwalającego, nawet jeśli zostanie ustawiony znacznik przerwania od przetwornika A/C.

---

DIDR0 – Digital Input Disable Register 0 – Rejestr 0 wyłączania wejść cyfrowych

Bits 7:6: – Zarezerwowane

Te bity w ATtiny13 są zarezerwowane i przy odczycie zawsze dają wartość zero.

Bits 5:2 – ADC3D:ADC0D: ADC3:0 Digital Input Disable – Wyłączenie wejść cyfrowych

Gdy któryś z tych bitów zostanie zapisany logiczną jedynką, to zostaje wyłączony bufor cyfrowego wejścia połączony z odpowiadającą mu końcówką wejścia analogowego dla przetwornika A/C.

Odpowiadający mu bit rejestru PIN będzie dawał zawsze odczyt zero. Gdy sygnał analogowy jest doprowadzony do końcówki ADC3...0, a odczyt cyfrowy z tej końcówki nie jest potrzebny, to bit ADCnD powinien być zapisany logiczną jedynką w celu obniżenia poboru prądu w cyfrowym buforze wejścia.

Bits 1:0 – AIN1D, AIN0D: AIN1, AIN0 Digital Input Disable – Wyłączenie wejść cyfrowych dla końcówek AIN1 i AIN0

Gdy w bicie AIN1D, AIN0D zostanie zapisana logiczna jedynka, zostaje wyłączony bufor cyfrowy połączony z daną końcówką. Wtedy odpowiadający mu bit w rejestrze PINB będzie zawsze dawał odczyt 0. Gdy do końcówki AIN1/0 zostaje przyłożone napięcie analogowe, a nie jest potrzebne wejście cyfrowe z tej końcówki, odpowiedni bit AIN1D/AIN0D powinien zostać ustawiony w celu zmniejszenia poboru prądu w cyfrowym buforze wejścia.