Mikrokontrolery

Wszystkie porty AVR posiadają możliwość pracy jako wejście lub wyjście danych, gdy używa się ich jako ogólne, cyfrowe porty wejścia/wyjścia. Oznacza to, iż kierunek pracy jednego portu (wejście lub wyjście) można zmieniać bez ryzyka niezamierzonej zmiany kierunku innych portów za pomocą instrukcji SBI i CBI. To samo dotyczy stanów wyjściowych (jeśli dany port pracuje jako wyjście) lub włączania/wyłączania oporników podciągających (ang. pull-up resistors). Każdy z buforów wyjściowych posiada symetryczne Parametry obciążenia z możliwością pochłaniania lub wyprowadzania prądu. Porty posiadają wystarczającą obciążalność do sterowania bezpośrednio wyświetlaczami LED. Wszystkie porty posiadają indywidualnie wybierane oporniki podciągające o oporności niezależnej od napięcia zasilającego. Wszystkie końcówki we/wy posiadają diody zabezpieczające zarówno do Vcc jak i do masy, co zaznaczono na rysunku poniżej. Kompletną listę parametrów znajdziesz w rozdziale "Parametry elektryczne".

Wszystkie rejestry i odwołania do bitów w tym rozdziale są zapisane w sposób ogólny. Mała litera “x” reprezentuje literową nazwę portu, a mała litera "n" reprezentuje numer bitu. Jednakże, gdy stosuje się definicje rejestru lub bitu w programie, należy stosować precyzyjną postać nazwy. Na przykład PORTB3 dla bitu nr 3 w porcie B, tutaj ogólnie zapisanego jako PORTxn. Fizyczne rejestry we/wy i pozycje ich bitów opisane są dalej w tym rozdziale.

Dla każdego portu przydzielone są trzy adresy w pamięci we/wy, po jednym dla rejestru danych – PORTx (ang. Data Register), dla rejestru kierunku danych – DDRx (ang. Data Direction Register)   i dla rejestru portu wejściowego – PINx (ang. Port Input Pins). Rejestr portu wejściowego znajduje się w komórce pamięci we/wy, której zawartość można tylko odczytywać, natomiast pozostałe komórki portów danych i można odczytywać i zapisywać. Jednakże zapis bitu o wartości 1 do bitu PINnx spowoduje odwrócenie stanu logicznego odpowiadającego mu bitu PORTxn w rejestrze danych. Dodatkowo bit wyłączania oporników podciągających (ang. Pull-up Disable, PUD w MCUCR) wyłącza funkcję podciągania dla wszystkich końcówek portów, jeśli został ustawiony.

Użycie portu we/wy jako ogólnego portu cyfrowego opisane jest w następnym podrozdziale. Większość końcówek portów jest multipleksowana z alternatywnymi funkcjami mikrokontrolera, co opisano w podrozdziale "Alternatywne funkcje Portu". Opis tych funkcji znajdziesz w dalszych rozdziałach.

Zauważ, iż włączenie alternatywnej funkcji na niektórych wyprowadzeniach portu nie wpływa na używanie innych wyprowadzeń w porcie jako ogólnego cyfrowego we/wy.

Porty są dwukierunkowymi portami we/wy z opcjonalnymi, wewnętrznymi opornikami podciągającymi. Poniższy rysunek pokazuje funkcjonalny opis jednej z końcówek portu we/wy, tutaj ogólnie zwanej Pxn:

Uwaga: 1. WRx, WPx, WDx, RRx, RPx, i RDx są wspólne dla wszystkich końcówek w obrębie tego samego portu. clk_I/O, SLEEP i PUD są wspólne dla wszystkich portów.

Konfigurowanie końcówki

Każda końcówka portu składa się z trzech bitów rejestrowych: DDxn, PORTxn i PINxn. Jak pokazano w podrozdziale "Opis rejestrów" bity DDxn są dostępne pod adresem we/wy DDRx, bity PORTxn pod adresem we/wy PORTx, a bity PINxn pod adresem we/wy PINx.

Bit DDxn w rejestrze DDRx wybiera kierunek pracy tej końcówki. Jeśli w DDxn jest zapisany stan logiczny 1, to Pxn zostaje skonfigurowane jako wyjście. Jeśli DDxn jest wyzerowane,, Pxn jest skonfigurowane jako końcówka wejścia.

Jeśli w PORTxn zostanie zapisany stan logiczny 1, gdy ta końcówka pracuje jako wejście, to uaktywniony będzie opornik podciągający. Aby wyłączyć opornik podciągający, należy wpisać do PORTxn zero lub skonfigurować tę końcówkę jako końcówkę wyjścia. Gdy warunek resetu staje się aktywny, końcówki portu przechodzą w stan wysokiej rezystancji, nawet jeśli nie pracuje żaden zegar.

Jeśli w PORTxn zostanie zapisany stan logiczny 1, gdy końcówka ta jest skonfigurowana jako końcówka wyjścia, to zostaje ona wysterowana w stan wysoki 1. Jeśli do PORTxn zostanie wpisane zero logiczne, gdy końcówka pracuje jako wyjście, to zostanie ona wysterowana w stan niski 0.

Zmiana stanu końcówki portu

Zapis logicznej jedynki do PINxn powoduje zmianę stanu PORTxn na przeciwny (z 1 na 0 lub z 0 na 1) niezależnie od wartości DDRxn.
Zauważ, iż do zmiany stanu na przeciwny pojedynczego bitu w porcie może zostać użyta instrukcja SBI.

Przełączanie pomiędzy trybami pracy wejścia i wyjścia

Gdy występuje przełączenie pomiędzy stanem wysokiej impedancji ({DDxn, PORTxn} = 0b00) a wyjściem w stanie wysokim 1 ({DDxn, PORTxn} = 0b11), musi pojawić się stan pośredni albo z włączonym opornikiem podciągającym ({DDxn, PORTxn} = 0b01), albo z wyjściem w stanie niskim ({DDxn, PORTxn} = 0b10). Zwykle stan z włączonym opornikiem podciągającym jest w pełni akceptowalny, ponieważ środowisko z wysoką impedancją nie zauważy różnicy pomiędzy mocnym wysterowaniem w stan wysoki a podciągnięciem za pomocą opornika. Jeśli tak nie jest, to można ustawić bit PUD w rejestrze MCUCR w celu wyłączenia oporników podciągających we wszystkich portach.

Przełączenie pomiędzy wejściem z podciąganiem oraz wyjściem w stanie niskim daje ten sam problem. Użytkownik musi użyć albo stanu wysokiej impedancji ({DDxn, PORTxn} = 0b00), albo wysokiego stanu wyjściowego ({DDxn, PORTxn} = 0b10) w kroku pośrednim. Poniższa tabela podsumowuje sygnały sterujące dla wartości sygnału na końcówce portu:

Odczyt wartości końcówki

Niezależnie od ustawienia bitu kierunku danych DDxn końcówka portu może być odczytywana poprzez bit rejestrowy PINxn. Jak pokazano na schemacie z początku podrozdziału bit rejestrowy PINxn i poprzedzający go przerzutnik latch tworzą synchronizator. Jest on potrzebny, aby uniknąć metastabilności, jeśli fizyczna końcówka zmienia wartość w pobliżu zbocza wewnętrznego zegar, lecz wprowadza on również pewne opóźnienie.

Poniższy rysunek pokazuje wykres czasowy synchronizacji, gdy odczytywany jest stan logiczny przykładany zewnętrznie do końcówki portu. Maksymalne i minimalne czasy opóźnień propagacyjnych są oznaczone odpowiednio jako t_pd,max i t_pd,min.

Rozważmy sytuację, gdy okres zegarowy rozpoczyna się tuż za pierwszą opadającą krawędzią zegara systemowego. Przerzutnik latch jest zatrzaśnięty przy niskim poziomie sygnału zegarowego, a staje się przezroczysty (na wyjściu pojawia się sygnał z wejścia D), gdy sygnał zegara przyjmuje stan wysoki, co pokazuje na powyższym wykresie zakreskowany na czerwono obszar. Gdy sygnał zegara wróci do stanu niskiego, wartość sygnału z wejścia zostaje zatrzaśnięta w przerzutniku latch. Przy następnej krawędzi narastającej zegara stan wyjścia Q przerzutnika latch zostaje przepisany do bitu rejestru PINxn. Jak pokazują czasy t_pd,max i t_pd,min, przejście sygnału z końcówki do bitu portu PINxn będzie opóźnione o czas pomiędzy ½ a 1½ okresu zegara systemu.

Gdy odczytywana jest wartość końcówki portu ustawiona programowo, należy wstawić instrukcję NOP, jak pokazano na poniższym wykresie. Instrukcja OUT ustawia przerzutnik latch przy dodatniej krawędzi zegara (przejście z 0 na 1). W tym przypadku opóźnienie t_pd wprowadzane przez synchronizator wynosi jeden okres zegara systemowego.

Poniższy przykład kodu pokazuje, jak ustawić końcówki portu A 0 i 1 w stan wysoki, 2 i 3 w stan niski, i zdefiniować końcówki 4 i 5 jako wejścia z opornikiem podciągającym podpiętym do końcówki 4. Końcówki są odczytywane z powrotem, lecz jak przedyskutowano poprzednio, została wstawiona instrukcja NOP, aby móc odczytać wartość poprzednio przypisaną do niektórych z końcówek.

Przykład w kodzie maszynowym(1)

... ; Zdefiniuj podciąganie i ustaw wyjścia w stan wysoki ; Zdefiniuj kierunki dla końcówek portu ldi r16,(1<<PA4)|(1<<PA1)|(1<<PA0) ldi r17,(1<<DDA3)|(1<<DDA2)|(1<<DDA1)|(1<<DDA0) out PORTA,r16 out DDRA,r17 ; Wstaw NOP dla synchronizacji nop ; Odczytaj końcówki portu in r16,PINA ...

Przykład w języku C

unsigned char i; ... /* Zdefiniuj podciąganie i ustaw wyjścia w stan wysoki */ /* Zdefiniuj kierunki dla końcówek portu */ PORTA = (1<<PA4)|(1<<PA1)|(1<<PA0); DDRA = (1<<DDA3)|(1<<DDA2)|(1<<DDA1)|(1<<DDA0); /* Wstaw NOP dla synchronizacji */ __no_operation(); /* Odczytaj końcówki portu */ i = PINA; ...

Uwaga:

1.

W programie asemblerowym używane są dwa rejestry tymczasowe w celu zminimalizowania czasu użycia oporników podciągających na końcówkach 0, 1 i 4, aż zostaną właściwie ustawione bity kierunku, definiując bity 2 i 3 jako stan niski oraz redefiniując bity 0 i 1 jako mocno wysterowane w stan wysoki.

Uaktywnienienie wejścia cyfrowego a tryby uśpienia

Jak pokazano na schemacie z początku rozdziału, wejściowy sygnał cyfrowy może zostać zwarty do masy przed wejściem bramki Schmitta:

Sygnał oznaczony na tym rysunku jako SLEEP jest ustawiany przez sterownik usypiania mikrokontrolera w trybie wyłączania napięcia oraz w trybie gotowości, aby uniknąć wysokiego poboru energii, jeśli jakieś sygnały wejściowe pozostawiono w stanie pośrednim np. w pobliżu wartości V_CC/2. Sygnał SLEEP zostaje anulowany dla końcówek portu aktywowanych jako końcówki przerwań zewnętrznych. Jeśli żądanie przerwania zewnętrznego nie jest włączone, to sygnał SLEEP jest aktywny również dla tych końcówek.

Sygnał SLEEP jest również anulowany przez różne inne funkcje alternatywne, jak opisano w kolejnym podrozdziale.

Jeśli wysoki stan logiczny utrzymuje się na końcówce asynchronicznego przerwania zewnętrznego skonfigurowanej jako "przerwanie przy narastającym zboczu, opadającym zboczu lub zmianie stanu końcówki", gdy przerwanie zewnętrzne nie jest uaktywnione, to odpowiadający tej końcówce znacznik przerwania zewnętrznego zostanie ustawiony, gdy mikrokontroler wybudzi się z powyżej wspomnianego trybu uśpienia, ponieważ zwarcie do masy w tych trybach uśpienia powoduje zmianę stanu logicznego.

Niepodłączone końcówki

Jeśli niektóre końcówki są nieużywane, to zaleca się, aby te końcówki posiadały zdefiniowany poziom. Nawet jeśli większość wejść cyfrowych jest wyłączona w głębokich trybach uśpienia, jak opisano powyżej, niepodłączonych wejść należy unikać, aby zmniejszyć pobór prądu we wszystkich innych trybach, gdzie cyfrowe wejścia są włączone (reset, tryb aktywny i tryb bezczynności).

Najprostszą metodą zapewnienia zdefiniowanego poziomu nieużywanej końcówki jest włączenie wewnętrznych oporników podciągających. W tym wypadku opornik podciągający będzie wyłączony podczas resetu. Jeśli niski pobór prądu podczas resetu jest ważny, to zaleca się użycie zewnętrznych oporników podciągających w górę lub w dół (dołączonych do Vcc lub do GND). Nie jest zalecane bezpośrednie podłączanie nieużywanych końcówek do Vcc lub do GND, ponieważ może to spowodować pobór nadmiernego prądu, jeśli końcówka zostanie przypadkowo skonfigurowana jako wyjście.

Większość końcówek portów posiada funkcje alternatywne oprócz ogólnego wejścia/wyjścia cyfrowego. Rysunek poniżej pokazuje, jak sygnały sterujące końcówkami portu z uproszczonego rysunku z poprzedniego podrozdziału mogą zostać zastąpione funkcjami alternatywnymi:

Ilustracja na powyższym obrazku służy jako ogólny opis, który odnosi się do wszystkich końcówek portów w rodzinie mikrokontrolerów AVR. Niektóre sygnały anulujące mogą nie występować we wszystkich końcówkach portów.

Poniższa tabela podsumowuje funkcje sygnałów anulujących. Indeksy końcówek i portów z obrazka powyżej nie będą pokazywane w następnych tabelach. Sygnały anulujące są generowane wewnętrznie w modułach posiadających alternatywną funkcję.

Kolejne podrozdziały krótko opisują alternatywne funkcje dla każdego portu oraz łączą sygnały anulujące z tymi funkcjami. Więcej szczegółów znajdziesz w opisie funkcji alternatywnych w dalszych rozdziałach.

Alternatywne funkcje portu A

Port A, Bit 0 – ADC0/AREF/PCINT0

• ADC0: Przetwornik analogowo/cyfrowy, kanał 0.
• AREF: Zewnętrzne analogowe napięcie odniesienia dla przetwornika A/C. Opornik podciągający oraz bufor wyjściowy są wyłączane na końcówce PA0, gdy jest ona używana jako zewnętrzne napięcie odniesienia lub wewnętrzne napięcie odniesienia z zewnętrznym kondensatorem na końcówce AREF przez ustawienie na jeden bitu REFSO w rejestrze multipleksera ADMUX.
• PCINT0: Źródło 0 przerwania przy zmianie stanu końcówki. Końcówka PA0 może służyć jako źródło przerwania zewnętrznego dla przerwania 0 od zmiany stanu końcówki.

Port A, Bit 1 – ADC1/AIN0/PCINT1

• ADC1: Przetwornik analogowo/cyfrowy, kanał 1.
• AIN0: Wejście nieodwracające komparatora analogowego. Skonfiguruj końcówkę portu jako wejście z odłączonym wewnętrznym opornikiem podciągającym, aby uniknąć interferencji funkcji cyfrowej portu z komparatorem analogowym.
• PCINT1:  Źródło 1 przerwania przy zmianie stanu końcówki. Końcówka PA1 może służyć jako źródło przerwania zewnętrznego dla przerwania 0 od zmiany stanu końcówki.

Port A, Bit 2 – ADC2/AIN1/PCINT2

• ADC2: Przetwornik analogowo/cyfrowy, kanał 2.
• AIN1: Wejście odwracające komparatora analogowego. Skonfiguruj końcówkę portu jako wejście z odłączonym wewnętrznym opornikiem podciągającym, aby uniknąć interferencji funkcji cyfrowej portu z komparatorem analogowym.
• PCINT2: Źródło 2 przerwania przy zmianie stanu końcówki. Końcówka PA2 może służyć jako źródło przerwania zewnętrznego dla przerwania 0 od zmiany stanu końcówki.

Port A, Bit 3 – ADC3/T0/PCINT3

• ADC3: Przetwornik analogowo/cyfrowy, kanał 3.
• T0: Źródło zegarowe dla timera/licznika 0.
• PCINT3: Źródło 3 przerwania przy zmianie stanu końcówki. Końcówka PA3 może służyć jako źródło przerwania zewnętrznego dla przerwania 0 od zmiany stanu końcówki.

Port A, Bit 4 – ADC4/USCK/SCL/T1/PCINT4

• ADC4: Przetwornik analogowo/cyfrowy, kanał 4.
• USCK: Zegar uniwersalnego interfejsu szeregowego dla trybu trójprzewodowego.
• SCL: Zegar uniwersalnego interfejsu szeregowego dla trybu dwuprzewodowego.
• T1: Źródło zegarowe dla timera/licznika 1.
• PCINT4: Źródło 4 przerwania przy zmianie stanu końcówki. Końcówka PA4 może służyć jako źródło przerwania zewnętrznego dla przerwania 0 od zmiany stanu końcówki.

Port A, Bit 5 – ADC5/DO/MISO/OC1B/PCINT5

• ADC5: Przetwornik analogowo/cyfrowy, kanał 5.
• DO: Wyjście danych w trójprzewodowym trybie USI. Wyjście to przechwytuje wartość PORTA5 i jest aktywne na linii portu, gdy bit kierunku danych DDA5 zostanie ustawiony na jeden. Jednakże bit PORTA5 wciąż kontroluje opornik podciągający, jeśli kierunkiem jest wejście, a PORTA5 jest ustawione na jeden.
• MISO: Końcówka wejścia danych Master, wyjścia danych Slave dla kanału SPI. Jeśli interfejs SPI został włączony w trybie Master, to końcówka ta jest skonfigurowana jako wejście bez względu na ustawienie bitu DDA5. Gdy SPI jest w trybie Slave, to kierunek danych tej końcówki kontroluje bit DDA5. Gdy SPI wymusza pracę końcówki jako wejście, to opornik podciągający wciąż można kontrolować bitem PORTA5.
• OC1B: Wyjście zgodności porównania B. Końcówka PA5 musi być skonfigurowana jako wyjście (DDA5 ustawione na jeden), aby mogła służyć tej funkcji. Końcówka OC1B jest również wyjściem dla funkcji trybu PWM timera.
• PCINT5: Źródło 5 przerwania przy zmianie stanu końcówki. Końcówka PA5 może służyć jako źródło przerwania zewnętrznego dla przerwania 0 od zmiany stanu końcówki.

Port A, Bit 6 – ADC6/DI/SDA/MOSI/OC1A/PCINT6

• ADC6: Przetwornik analogowo/cyfrowy, kanał 6.
• SDA: Dane interfejsu szeregowego w trybie dwuprzewodowym.
• DI: Wejście danych w trybie trójprzewodowym USI. Tryb trójprzewodowy USI nie przechwytuje normalnych funkcji portu, zatem końcówka musi być skonfigurowana jako wejście dla funkcji DI.
• MOSI: Wyjście danych Master, wejście danych Slave dla kanału SPI. Gdy SPI zostanie włączone jako Slave, to ta koncówka będzie skonfigurowana jako wejście bez względu na ustawienie bitu kierunku DDA6. Gdy SPI zostanie włączone jako Master, to kierunek danych tej końcówki jest kontrolowany przez bit DDA6. Gdy SPI wymusi na końcówce wejście danych, to opornik podciągający można wciąż kontrolować przez bit PORTA6.
• OC1A: Wyjście zgodności porównania: Końcówka PA6 może służyć jako zewnętrzne wyjście dla zgodności porównania A w timerze/liczniku 1. Końcówkę należy skonfigurować jako wyjście (DDA6 ustawione na 1), aby służyła tej funkcji. Jest to również wyjście dla funkcji trybu PWM timera.
• PCINT6: Źródło 6 przerwania przy zmianie stanu końcówki. Końcówka PA6 może służyć jako źródło przerwania zewnętrznego dla przerwania 0 od zmiany stanu końcówki.

Port A, Bit 7 – ADC7/OC0B/ICP1/PCINT7

• ADC7: Przetwornik analogowo/cyfrowy, kanał 7.
• OC0B: Wyjście zgodności porównania: Końcówka PA7 może służyć jako zewnętrzne wyjście dla zgodności porównania B w timerze/liczniku 0. Końcówkę należy skonfigurować jako wyjście (DDA7 ustawione na 1), aby służyła tej funkcji. Jest to również wyjście dla funkcji trybu PWM timera.
• ICP1: Końcówka Input Capture: Końcówka PA7 może grać rolę końcówki Input Capture dla timera/licznika 1.
• PCINT7: Źródło 7 przerwania przy zmianie stanu końcówki. Końcówka PA6 może służyć jako źródło przerwania zewnętrznego dla przerwania 0 od zmiany stanu końcówki.

Poniższa tabela łączy alternatywne funkcje portu A z sygnałami przechwytującymi pokazanymi na rysunku z początku podrozdziału.

Alternatywne funkcje portu B

Port B, Bit 0 – XTAL1/PCINT8/CLKI

• XTAL1: Końcówka 1 oscylatora zegarowego układu. Używana dla wszystkich źródeł zegarowych mikrokontrolera z wyjątkiem kalibrowanego, wewnętrznego oscylatora RC. Gdy jest używana jako końcówka zegara, to nie może ona pełnić funkcji we/wy.
  Gdy jest używany wewnętrzny, kalibrowany oscylator RC jako źródło zegara dla mikrokontrolera, to końcówka PB0 służy jako zwykła końcówka we/wy.
• PCINT8: Źródło 8 przerwania przy zmianie stanu końcówki.  Końcówka PB0 może służyć jako źródło przerwania zewnętrznego dla przerwania 1 od zmiany stanu końcówki.
• CLKI: Wejście zegara z zewnętrznego źródła zegarowego.

Port B, Bit 1 – XTAL2/PCINT9

• XTAL2: Końcówka 2 oscylatora zegarowego układu. Używana jako końcówka zegarowa dla wszystkich źródeł zegarowych układu z wyjątkiem wewnętrznego, kalibrowanego oscylatora RC i zegara zewnętrznego.  Gdy jest używana jako końcówka zegara lub, to nie może ona pełnić funkcji we/wy.
  Gdy jest używany wewnętrzny, kalibrowany oscylator RC lub zegar zewnętrzny, to końcówka PB1 służy jako zwykła końcówka we/wy.
• PCINT9: Źródło 9 przerwania przy zmianie stanu końcówki.  Końcówka PB0 może służyć jako źródło przerwania zewnętrznego dla przerwania 1 od zmiany stanu końcówki.

Port B, Bit 2 – INT0/OC0A/CKOUT/PCINT10

• INT0: Żądanie przerwania zewnętrznego 0.
• OC0A: Wyjście zgodności porównania: Końcówka PB2 może służyć jako zewnętrzne wyjście dla zgodności porównania A w timerze/liczniku 0. Należy ją wtedy skonfigurować jako wyjście (bit DDB2 ustawiony na jeden). Końcówka OC0A jest również końcówką wyjściową dla funkcji trybu PWM timera.
• CKOUT - Wyjście zegara systemowego: Zegar systemowy może być wyprowadzony na końcówkę PB2, jeśli zostanie zaprogramowany bit bezpiecznikowy CKOUT, bez względu na ustawienia bitów PORTB2 i DDB2. Zegar będzie wyprowadzany również w czasie resetu.
• PCINT10: Źródło 10 przerwania przy zmianie stanu końcówki.  Końcówka PB0 może służyć jako źródło przerwania zewnętrznego dla przerwania 1 od zmiany stanu końcówki.

Port B, Bit 3 – RESET/dW/PCINT11

• RESET: Zewnętrzne wejście Reset  jest aktywne w stanie niskim i zostaje uaktywnione po odprogramowaniu (“1”) bitu bezpiecznikowego RSTDISBL. Gdy końcówka ta jest używana jako końcówka RESET, wewnętrzny opornik podciągający zostaje do niej podłączony, a bufor cyfrowego we/wy zostaje wyłączony.
• dW: Gdy zostanie zaprogramowany bit bezpiecznikowy włączający debugWIRE (DWEN) oraz zostaną odprogramowane bity blokujące, to system debugWIRE w docelowym mikrokontrolerze staje się aktywny. Końcówka RESET zostaje skonfigurowana jako iloczyn montażowy (otwarty dren) i staje się dwukierunkową końcówką we/wy z podłączonym opornikiem podciągającym i umożliwia komunikację pomiędzy emulatorem a mikrokontrolerem.
• PCINT11: Źródło 11 przerwania przy zmianie stanu końcówki.  Końcówka PB0 może służyć jako źródło przerwania zewnętrznego dla przerwania 1 od zmiany stanu końcówki.

Poniższe tabele odwzorowują funkcje alternatywne portu B w zależności od sygnałów sterujących.

MCUCR – MCU Control Register – Rejestr sterujący mikrokontrolerem

Bit 6 – PUD: Pull-up Disable – Wyłączenie oporników podciągających

Gdy do tego bitu zostanie wpisany stan 1, to oporniki podciągające w portach we/wy zostaną odłączone, nawet jeśli rejestry DDxn i PORTxn zostały skonfigurowane na podłączenie tych oporników ({DDxn, PORTxn} = 0b01). Zobacz do podrozdziału "Konfigurowanie końcówki portu".

PORTA – Port A Data Register – Rejestr danych portu A

DDRA – Port A Data Direction Register – Rejestr kierunku danych portu A

PINA – Port A Input Pins Address – Adres stanu końcówek wejściowych portu A

PORTB – Port B Data Register – Rejestr danych portu B

DDRB – Port B Data Direction Register – Rejestr kierunku danych portu B

PINB – Port B Input Pins Address – Adres stanu końcówek wejściowych portu B