Mikrokontrolery

Podczas resetu wszystkie rejestry we/wy są ustawiane na ich wartości początkowe, a wykonanie programu rozpoczyna się od wektora Reset. Instrukcją umieszczoną w tym wektorze musi być instrukcja skoku względnego RJMP (ang. Relative Jump) do procedury obsługi resetu. Jeśli program nigdy nie uaktywnia źródła przerwań, wektory przerwań nie są używane i w ich miejscu może zostać umieszczony zwykły kod. Schemat na poniższym rysunku pokazuje logikę resetu.

Porty we/wy zostają natychmiast zresetowane do swojego stanu początkowego, gdy źródło resetu staje się aktywne. Nie wymaga to pracy żadnego źródła sygnałów zegarowych.

Gdy wszystkie źródła resetu staną się nieaktywne, uaktywniony zostaje licznik opóźnień, który rozciągnie w czasie wewnętrzny reset. Pozwoli to napięciu zasilającemu osiągnąć stabilny poziom przed rozpoczęciem normalnej pracy mikrokontrolera. Okres zliczania w tym liczniku opóźniającym jest definiowany przez użytkownika poprzez bity bezpiecznikowe SUT i CKSEL.

• Reset przy Włączaniu (ang. Power-on Reset). Mikrokontroler jest resetowany, gdy napięcie zasilające V_CC ma wartość mniejszą od napięcia progu resetowania przy włączaniu (ang. Power-on Reset threshold V_POT).
• Reset Zewnętrzny (ang. External Reset). Mikrokontroler jest resetowany, gdy na końcówce RESET jest obecny niski poziom przez czas dłuższy od minimalnej długości impulsu.
• Reset od Licznika Zegarowego (ang. Watchdog Reset). Mikrokontroler jest resetowany, gdy upłynie okres zliczania przez licznik zegarowy (ang. Watchdog Timer) a licznik ten jest uaktywniony.
• Reset przy spadku napięcia zasilającego (ang. Brown-out Reset). Mikrokontroler jest resetowany, gdy detektor spadku napięcia zasilającego został uaktywniony, a napięcie zasilania spadło poniżej progu V_BOT.

Charakterystyka resetu

Reset przy Włączaniu

Impuls POR (ang. Power-on Reset – reset przy włączeniu zasilania) jest generowany przez wewnętrzny obwód wykrywający. POR jest aktywowany zawsze, gdy napięcie zasilające V_CC spadnie poniżej poziomu wykrywania. Obwód POR może zostać użyty zarówno do wyzwalania resetu przy włączaniu zasilania, jak również do wykrywania awarii napięcia zasilającego.

Obwód POR zapewnia resetowanie mikrokontrolera przy włączeniu zasilania. Gdy napięcie osiąga próg POR, włącza się licznik opóźniający, który określa czas utrzymywania mikrokontrolera w stanie resetu po podniesieniu się napięcia V_CC. Sygnał resetu jest ponownie aktywowany bez żadnej zwłoki, gdy napięcie zasilające V_CC spadnie poniżej poziomu wykrywania.

Start mikrokontrolera, RESET połączony z Vcc

Start mikrokontrolera, RESET przedłużony zewnętrznie
 

Reset zewnętrzny

Zewnętrzne resetowanie generowane jest przez niski stan na wyprowadzeniu RESET. Impuls resetu dłuższy niż 2,5 μs wygeneruje reset, nawet jeśli zegar mikrokontrolera nie pracuje. Krótsze impulsy nie dają gwarancji wygenerowania resetu. Gdy zastosowany sygnał osiągnie napięcie progu resetowania V_RST (ang. Reset Threshold Voltage) na zboczu narastającym (0 → 1), licznik opóźnienia uruchomi mikrokontroler po upływie okresu opóźnienia t_TOUT.

Reset zewnętrzny w trakcie pracy mikrokontrolera
 

Reset przy spadku napięcia zasilającego

ATtiny2313A/4313 posiada wewnętrzny obwód wykrywania spadku napięcia zasilającego (ang. Brown-out Detection, BOD) przeznaczony do monitorowania poziomu V_CC podczas pracy przez porównywanie go z ustalonym poziomem wyzwalającym. Poziom wyzwalania dla modułu BOD można wybrać za pomocą bitów bezpiecznikowych BODLEVEL. Poziom wyzwalania ma histerezę, aby zapewnić bezzakłóceniowe wykrywanie spadku napięcia zasilającego. Histereza na poziomie wykrywania powinna być interpretowana jako: V_BOT+ = V_BOT + V_HYST / 2 oraz V_BOT- = V_BOT - V_HYST / 2.

Kodowanie bitów bezpiecznikowych BODLEVEL⁽¹⁾

Gdy obwód BOD został aktywowany, a napięcie V_CC zmniejsza się do wartości poniżej poziomu wyzwalania (na obrazku poniżej oznaczonym jako V_BOT-), zostaje natychmiast aktywowany reset przy spadku napięcia zasilającego. Gdy V_CC zwiększa się ponad poziom wyzwalania (oznaczony na obrazku jako V_BOT+), licznik opóźniający uruchamia mikrokontroler po upływie okresu opóźnienia t_TOUT.

Obwód BOD wykryje spadek napięcia V_CC tylko wtedy, gdy pozostanie ono poniżej poziomu dłużej niż czas t_BOD.

Reset przy spadku napięcia zasilającego w trakcie pracy
 

Reset od licznika zegarowego

Gdy licznik zegarowy dojdzie do końca okresu swojego zliczania, wygeneruje krótki impuls reset o czasie trwania równym jednemu cyklowi zegara CK. Przy opadającym zboczu tego impulsu licznik opóźnienia zaczyna zliczać okres opóźnienia t_TOUT.

Reset od licznika zegarowego podczas pracy mikrokontrolera
 

Mikrokontroler ATtiny24/44/84 posiada wewnętrzne napięcie odniesienia. Używane jest ono przez moduł wykrywania spadku napięcia zasilającego, a może również pełnić rolę napięcia wejściowego dla komparatora analogowego. Napięcie odniesienia zmienia się z temperaturą oraz napięciem zasilającym.

Sygnały uaktywniające wewnętrzne napięcie odniesienia i czas włączania

Napięcie odniesienia posiada pewien czas uruchamiania, który może wpływać na sposób jego wykorzystywania. Czas uruchamiania podany poniżej w tabeli. W celu oszczędności energii napięcie odniesienia nie zawsze jest włączane. Jest ono aktywne w następujących sytuacjach:

• Gdy jest włączona detekcja spadku napięcia zasilania (przez zaprogramowanie bitów bezpiecznikowych BODLEVEL [2..0]).
• Gdy napięcie odniesienia jest podłączone do komparatora analogowego (przez ustawienia bitu ACBG w rejestrze ACSR).
• Gdy jest włączony przetwornik A/C

Stąd, jeśli układ BOD nie jest włączony, po ustawieniu bitu ACBG lub po włączeniu przetwornika A/C program użytkownika musi zawsze odczekać, aż napięcie to uruchomi się, zanim będzie można skorzystać z wyjścia komparatora analogowego lub przetwornika A/C.

Aby zmniejszyć pobór energii w trybie wyłączenia zasilania (ang. Power-down mode), przed wejściem w ten tryb uśpienia użytkownik może unikać trzech opisanych powyżej sytuacji, co zapewni wyłączenie modułu napięcia odniesienia.

Parametry wewnętrznego napięcia odniesienia⁽¹⁾

Timer licznika zegarowego (ang. Watchdog Timer) jest taktowany z wewnętrznego oscylatora pracującego z częstotliwością 128 kHz. Sterując preskalerem timera licznika zegarowego można ustawiać odpowiedni interwał czasowy resetu z licznika zegarowego. Instrukcja WDR (ang. Watchdog Reset, reset licznika zegarowego) – resetuje timer licznika zegarowego. Timer ten jest również resetowany, gdy zostanie wyłączony lub gdy wystąpi reset układu (ang. Chip Reset). Można wybierać różne okresy cyklów zegarowych, aby określać okres resetu. Jeśli okres ten upłynie bez kolejnego zresetowania licznika zegarowego, to mikrokontroler ATtiny2313A/4313 zresetuje się i rozpocznie wykonywanie programu od wektora resetu.

Timer licznika zegarowego może również zostać skonfigurowany do generowania przerwania zamiast resetu. Może to być bardzo pomocne przy stosowaniu licznika zegarowego do wybudzania z trybu wyłączenia. Aby zapobiec niezamierzonemu wyłączeniu licznika zegarowego lub niezamierzonej zmianie okresu zliczania, bit bezpiecznikowy WDTON wybiera dwa różne poziomy bezpieczeństwa, jak pokazuje poniższa tabelka:

Timer licznika zegarowego

Sekwencje czasowe do zmiany konfiguracji timera licznika czasu

Sekwencja do zmiany konfiguracji różni się nieznacznie pomiędzy dwoma poziomami bezpieczeństwa. Dla każdego poziomu opisane są oddzielne procedury.

Poziom bezpieczeństwa 1

Poziom bezpieczeństwa 2

Przykładowe programy

Poniższy przykład kodu pokazuje jedną funkcję w asemblerze i w języku C wyłączania timera licznika zegarowego. Przykład zakłada, iż przerwania są kontrolowane globalnie, aby można je było chwilowo wyłączyć i nie wystąpiły podczas wykonywania tych funkcji.

WDT_off:
  ; Wyłącz przerwania globalnie
  cli
  ; Resetuj timer licznika zegarowego
  wdr
  ; Zeruj bit WDRF w MCUSR
  in r16, MCUSR
  andi r16, (0xff - (1<<WDRF))
  out MCUSR, r16
  ; Zapisz logiczną jedynkę do WDCE i WDE
  ; Zachowaj stare ustawienie preskalera, aby zapobiec
  ; niezamierzonemu zakończeniu okresu zliczania
  in r16, WDTCR
  ori r16, (1<<WDCE) | (1<<WDE)
  out WDTCR, r16
  ; Wyłącz WDT
  ldi r16, (0<<WDE)
  out WDTCR, r16
  ; Włącz przerwania globalnie
  sei
  ret

void WDT_off(void)
{
  __disable_interrupt();
  __watchdog_reset();
  /* Zeruj WDRF w MCUSR */
  MCUSR &= ~(1<<WDRF);
  /* Zapisz logiczną jedynkę do WDCE i WDE */
  /* Zachowaj stare ustawienie preskalera, aby zapobiec
     niezamierzonemu zakończeniu okresu zliczania
  */
  WDTCR |= (1<<WDCE) | (1<<WDE);
  /* Wyłącz WDT */
  WDTCR = 0x00;
  __enable_interrupt();
}

Uwaga: 1. Przykładowy kod zakłada dołączenie odpowiednich plików nagłówkowych

MCUSR – MCU Status Register – Rejestr stanu mikrokontrolera

Rejestr MCUSR dostarcza informacji na temat źródła, które spowodowało reset mikrokontrolera.

Bity 7:4 – Zarezerwowane

Te bity są zarezerwowane w ATtiny2313A/4313 i dają zawsze odczyt zero.

Bit 3 – WDRF: Watchdog Reset Flag – Znacznik resetu od licznika zegarowego

Ten bit jest ustawiany, jeśli wystąpi reset od licznika zegarowego. Bit jest zerowany przez reset przy włączeniu zasilania lub poprzez zapis logicznego zera do tego znacznika.

Bit 2 – BORF: Brown-out Reset Flag – Znacznik resetu przy spadku napięcia zasilającego

Ten bit jest ustawiany, jeśli wystąpi reset od spadku napięcia zasilania. Bit jest zerowany przez reset przy włączeniu zasilania lub poprzez zapis logicznego zera do tego znacznika.

Bit 1 – EXTRF: External Reset Flag – Znacznik resetu zewnętrznego

Ten bit jest ustawiany, jeśli wystąpi reset zewnętrzny. Bit jest zerowany przez reset przy włączeniu zasilania lub poprzez zapis logicznego zera do tego znacznika.

Bit 0 – PORF: Power-on Reset Flag – Znacznik resetu przy włączeniu zasilania

Ten bit jest ustawiany, jeśli wystąpi reset przy włączeniu zasilania. Bit jest zerowany tylko przez zapis logicznego zera do znacznika.

Aby skorzystać ze znaczników resetu, użytkownik powinien odczytać, a następnie wyzerować rejestr MCUSR tak szybko, jak to jest możliwe w programie. Jeśli rejestr zostanie wyzerowany przed wystąpieniem następnego resetu, to źródło resetu można znaleźć przez testowanie poszczególnych znaczników resetu.

WDTCSR – Watchdog Timer Control Register – Rejestr sterujący licznika zegarowego

Bit 7 – WDIF: Watchdog Timer Interrupt Flag – Znacznik przerwania od licznika zegarowego

Ten bit jest ustawiany, gdy timer licznika zegarowego zakończy swój okres zliczania i jest skonfigurowany na wygenerowanie przerwania. Bit WDIF jest zerowany sprzętowo przy wywołaniu odpowiedniego wektora obsługi przerwania. Alternatywnie bit WDIF można wyzerować przez zapis logicznej jedynki do znacznika. Gdy bity I w SREG oraz WDIE są ustawione, zakończenie okresu zliczania w timerze licznika zegarowego powoduje wykonanie przerwania od licznika zegarowego (ang. Watchdog Time-out Interrupt).

Bit 6 – WDIE: Watchdog Timer Interrupt Enable – Uaktywnienie przerwań od licznika zegarowego

Gdy ten bit zostanie zapisany jako 1 i bit I w rejestrze SREG jest ustawiony, to włączane są przerwania od licznika zegarowego. Jeśli w kombinacji z tym ustawieniem bit WDE jest wyzerowany, to timer licznika zegarowego pracuje w trybie przerwań, a odpowiednie przerwanie zostanie wykonane, jeśli timer zakończy swój okres zliczania.

Jeśli bit WDE jest ustawiony, to timer licznika zegarowego pracuje w trybie przerwania i resetu systemu. Za pierwszym razem gdy nastąpi zakończenie okresu zliczania w liczniku zegarowym, zostanie ustawiony znacznik WDIF. Wykonanie odpowiadającego mu wektora przerwań wyzeruje automatycznie bity WDIE i WDIF (licznik zegarowy przejdzie w tryb resetu systemu). Jest to przydatne przy utrzymywaniu bezpieczeństwa za pomocą licznika zegarowego przy korzystaniu z tego przerwania. Aby pozostać w trybie przerwania i resetu systemu, bit WDIE musi być ustawiany po każdym przerwaniu. Tego jednak nie powinno się wykonywać w samej procedurze obsługi przerwania, ponieważ moze to naruszyć funkcję bezpieczeństwa trybu resetu systemu przez licznik zegarowy. Jeśli przerwanie nie wystąpi do zakończenia następnego okresu zliczania licznika zegarowego, zostanie zastosowany reset systemu.

Konfiguracja timera licznika zegarowego

Bit 4 – WDCE: Watchdog Change Enable – Uaktywnienie zmian w liczniku zegarowym

Ten bit musi być ustawiony, gdy do bitu WDE jest wpisywane logiczne zero. W przeciwnym razie licznik zegarowy nie zostanie wyłączony. Po zapisaniu jedynką bit zostanie sprzętowo wyzerowany po czterech cyklach zegara. Zobacz na opis bitu WDE poniżej, gdzie jest procedura wyłączania licznika zegarowego. Bit ten również musi być ustawiony prze zmienianiu bitów preskalera.

Bit 3 – WDE: Watchdog System Reset Enable – Uaktywnienie resetu systemu od licznika zegarowego

Gdy do bitu WDE zostanie wpisana logiczna jedynka, licznik czasu zostaje uaktywniony, a gdy do WDE będzie wpisane logiczne zero, funkcja licznika zegarowego zostanie wyłączona. Bit WDE może zostać wyzerowany tylko wtedy, gdy bit WDCE  ma poziom logiczny jeden. Aby wyłączyć działający timer licznika zegarowego, należy postępować wg następującej procedury:

1. W tej samej operacji wpisz logiczną jedynkę do bitów WDCE i WDE. Logiczna jedynka musi być wpisana do WDE, nawet jeśli przed operacją bit ten był ustawiony na jeden.
2. W ciągu następnych czterech cykli zegara wpisz logiczne zero do WDE. Wyłączy to licznik zegarowy.

Przy poziomie 2 zabezpieczeń nie można wyłączyć licznika czasu, nawet za pomocą przedstawionego powyżej algorytmu.

Przy poziomie 1 zabezpieczeń bit WDE jest przechwytywany przez bit WDRF w rejestrze MCUSR. Oznacza to, iż WDE jest zawsze ustawiony, gdy WDRF jest ustawiony. Aby wyzerować WDE bit WDRF musi być wyzerowany przed wyłączeniem licznika zegarowego za pomocą opisanej wyżej procedury. Ta cecha zapewnia wielokrotne resety podczas sytuacji wywołujących błędy oraz bezpieczny start po takim błędzie.

Bity 5, 2:0 – WDP[3:0]: Watchdog Timer Prescaler 3, 2, 1 and 0 – Bity preskalera licznika zegarowego

Bity WDP[3:0] określają ustawienie preskalera dla timera licznika zegarowego, gdy timer ten jest uruchomiony. Wartości ustawień preskalera oraz odpowiadające im okresy zliczania są pokazane w poniższej tabeli: