Mikrokontrolery

Poniższa tabela opisuje wektory przerwań (ang. Interrupt Vectors) dostępne w mikrokontrolerze ATtiny24/44/84:

Jeśli program nigdy nie uaktywnia żadnego źródła przerwań, to wektory przerwań nie są używane i zajmowany przez nie obszar pamięci można wykorzystać na instrukcje normalnego programu.

Najbardziej typowe i ogólne ustawienie wektorów resetu oraz przerwań w ATtiny24/44/88 wygląda następująco:

Adres  Etykiety Kod                  Komentarze
0x0000          rjmp RESET           ; Sterownik Reset
0x0001          rjmp INT0            ; Sterownik IRQ0
0x0002          rjmp PCINT0          ; Sterownik PCINT0
0x0003          rjmp PCINT1          ; Sterownik PCINT1
0x0004          rjmp WDT             ; Sterownik przerwań od licznika zegarowego
0x0005          rjmp TIM1_CAPT       ; Sterownik Capture timera 1
0x0006          rjmp TIM1_COMPA      ; Sterownik porównania A timera 1
0x0007          rjmp TIM1_COMPB      ; Sterownik porównania B timera 1
0x0008          rjmp TIM1_OVF        ; Sterownik przepełnienia timera 1
0x0009          rjmp TIM0_COMPA      ; Sterownik porównania A timera 0
0x000A          rjmp TIM0_COMPB      ; Sterownik porównania B timera 0
0x000B          rjmp TIM0_OVF        ; Sterownik przepełnienia timera 0
0x000C          rjmp ANA_COMP        ; Sterownik komparatora analogowego
0x000D          rjmp ADC             ; Sterownik przetwarzania w przetworniku A/C
0x000E          rjmp EE_RDY          ; Sterownik gotowości EEPROM
0x000F          rjmp USI_STR         ; Sterownik startu USI
0x0010          rjmp USI_OVF         ; Sterownik przepełnienia USI
;
0x0011 RESET:   ldi r16, high(RAMEND); Start programu głównego
0x0012          out SPH,r16          ; Ustaw wskaźnik stosu na szczycie RAM
0x0013          ldi r16, low(RAMEND)
0x0014          out SPL,r16
0x0015          sei                  ; Włącz przerwania
0x0016          <instr>
...             ...

Przerwania zewnętrzne (ang. external interrupts) są wyzwalane przez końcówkę INT0 lub dowolną z końcówek PCINT11...0 mikrokontrolera ATtiny24/44/84:

Zwróć uwagę, że gdy przerwania te zostaną uaktywnione, będą wyzwalane nawet w przypadku, kiedy związane z nimi końcówki zostały skonfigurowane jako wyjścia. Cecha ta udostępnia sposób generowania przerwania programowego. Przerwania 0 od zmiany stanu końcówki (ang. pin change 0 interrupts, PCINT0) będą wyzwalane, gdy jedna z uaktywnionych końcówek PCINT7...0 zmieni swój stan logiczny (np. z 1 na 0 lub z 0 na 1). Przerwania 1 od zmiany stanu końcówki  (ang. pin change 1 interrupts, PCINT1) będą tak samo generowane, gdy zmieni się stan jednej z uaktywnionych końcówek PCINT11:8. Rejestry PCMSK0 i PCMSK1 określają, które z końcówek PCINT11...0 mogą generować takie przerwanie. Przerwania zmiany stanu końcówki na wyprowadzeniach PCINT11...0 są wykrywane asynchronicznie, co oznacza, że można ich używać do wybudzania mikrokontrolera z trybów uśpienia innych niż tryb bezczynny.

Przerwanie INT0 może być wyzwalane przez opadające/narastające zbocze sygnału lub przez niski poziom logiczny. Ustawia się to w rejestrze sterującym mikrokontrolera – MCUCR. Gdy zostanie uaktywnione przerwanie INT0 i skonfigurowane na wyzwalanie poziomem, to przerwanie będzie wyzwalane tak długo, jak jego końcówka jest utrzymywana w stanie niskim. Zauważ, iż rozpoznawanie przerwań przy zboczach narastających lub opadających na końcówce INT0 wymaga obecności zegara we/wy.

Przerwanie od niskiego poziomu

Przerwanie od niskiego poziomu (ang. low level interrupt) na końcówce INT0 (5) jest wykrywane asynchronicznie. Oznacza to, iż to źródło przerwania może zostać użyte do wybudzania mikrokontrolera również z trybów uśpienia innych niż tryb bezczynności (zegar we/wy jest zatrzymywany we wszystkich trybach uśpienia za wyjątkiem trybu bezczynności).

Zwróć uwagę, iż jeśli przerwanie od niskiego poziomu zostanie użyte do wybudzenia z trybu wyłączenia zasilania, to pożądany poziom musi być utrzymywany wystarczająco długo, aby mikrokontroler ukończył wybudzanie się, a następnie wyzwolił to przerwanie. Jeśli niski poziom zniknie przed końcem czasu uruchamiania, mikrokontroler wybudzi się, lecz nie zostanie wygenerowane żadne przerwanie. Czas uruchamiania jest definiowany przez bity bezpiecznikowe SUT i CKSEL opisane w rozdziale "System zegarowy".

Jeśli niski poziom na końcówce przerwania zostanie usunięty przed wybudzeniem się mikrokontrolera, to wykonanie programu nie zostanie skierowane do procedury obsługi przerwania, lecz nastąpi kontynuacja wykonywania od kolejnej instrukcji za rozkazem SLEEP.

Synchronizacja w czasie przerwania od zmiany stanu końcówki

Przykład synchronizacji w czasie przerwania od zmiany stanu końcówki pokazuje poniższy rysunek:

MCUCR – MCU Control Register – Rejestr sterujący mikrokontrolerem

Bity 1, 0 – ISC01, ISC00: Interrupt Sense Control 0 Bit 1 and Bit 0 – Bity wybierające sposób generowania przerwania INT0

Przerwanie zewnętrzne 0 zostaje uaktywnione przez zewnętrzną końcówkę INT0, jeśli są ustawione bit I w rejestrze stanu SREG oraz odpowiedni bit w masce przerwań. Poziom i zbocza sygnału na końcówce INT0 aktywujące przerwanie są zdefiniowane w poniższej tabeli. Wartość sygnału na końcówce INT0 jest próbkowana przed wykrywaniem zboczy. Jeśli zostało wybrane przerwanie od zbocza lub zmiany stanu, to impulsy, które trwają dłużej od jednego taktu zegara wygenerują przerwanie. Jeśli wybrano przerwanie od niskiego poziomu, to poziom ten musi być utrzymany aż do zakończenia bieżąco wykonywanej instrukcji, aby zostało wygenerowane przerwanie.

GIMSK – General Interrupt Mask Register – Rejestr maski przerwań ogólnych

Bity 7,3:0 – Zarezerwowane

Te bity są w ATtiny24/44/84 zarezerwowane i przy odczycie zawsze mają wartość zero.

Bit 6 – INT0: External Interrupt Request 1 Enable – Uaktywnienie żądań przerwań zewnętrznych 0

Gdy są ustawione na 1 bit INT0 oraz bit I w rejestrze stanu (SREG), to uaktywnione jest generowanie przerwań z końcówki zewnętrznej INT0. Bity ISC01 i ISC00 w rejestrze MCUCR określają sposób generacji przerwania (narastające/opadające zbocze, zmiana stanu lub poziom niski na końcówce). Wybrane zdarzenie na końcówce spowoduje wygenerowanie przerwania, nawet jeśli końcówka ta została skonfigurowana jako wyjście. Przerwanie to jest obsługiwane przez procedurę wskazywaną przez wektor przerwania INT0.

Bit 5 – PCIE1: Pin Change Interrupt Enable 0 – Uaktywnienie przerwań 1 od zmiany stanu końcówki

Gdy są ustawione na 1 bit PCIE1 oraz bit I w rejestrze stanu (SREG), to uaktywnione jest generowanie przerwań 1 od zmiany stanu końcówek. Jakakolwiek zmiana na uaktywnionych końcówkach PCINT11...8 spowoduje wygenerowanie przerwania. Przerwanie to jest obsługiwane przez procedurę wskazywaną przez wektor przerwania PCI1. Końcówki PCINT11...8 są uaktywniane indywidualnie w rejestrze PCMSK1.

Bit 4 – PCIE0: Pin Change Interrupt Enable 2 – Uaktywnienie przerwań 0 od zmiany stanu końcówki

Gdy są ustawione na 1 bit PCIE0 oraz bit I w rejestrze stanu (SREG), to uaktywnione jest generowanie przerwań 0 od zmiany stanu końcówek. Jakakolwiek zmiana na uaktywnionych końcówkach PCINT7...0 spowoduje wygenerowanie przerwania. Przerwanie to jest obsługiwane przez procedurę wskazywaną przez wektor przerwania PCI0. Końcówki PCINT7...0 są uaktywniane indywidualnie w rejestrze PCMSK0.

GIFR – General Interrupt Flag Register – Ogólny Rejestr znaczników przerwań

Bity 7,3:0 – Zarezerwowane

Te bity są w ATtiny24/44/84 zarezerwowane i przy odczycie zawsze mają wartość zero.

Bit 6 – INTF0: External Interrupt Flag 0 – Znacznik przerwania zewnętrznego 0

Gdy zbocze lub zmiana stanu logicznego na końcówce INT0 wyzwoli żądanie przerwania, ustawiany jest znacznik INTF0. Jeśli są ustawione bit I w rejestrze SREG oraz bit INT0 w rejestrze GIMSK, to mikrokontroler skoczy do odpowiedniego wektora przerwań. Znacznik jest zerowany przy wykonaniu procedury obsługi przerwania. Alternatywnie można go wyzerować przez zapisanie go bitem 1. Znacznik ten jest zawsze zerowany przy skonfigurowaniu INT0 jako przerwanie od poziomu.

Bit 5 – PCIF1: Pin Change Interrupt Flag 1 – Znacznik 1 przerwania od zmiany stanu końcówki

Gdy zmiana stanu logicznego na dowolnej końcówce PCINT11...8 wygeneruje żądanie przerwania, zostaje ustawiony znacznik PCIF1. Jeśli są ustawione bit I w rejestrze SREG oraz bit PCIE1 w GIMSK, to mikrokontroler skoczy do odpowiedniego wektora przerwań. Znacznik jest zerowany przy wykonaniu procedury obsługi przerwania. Alternatywnie można go wyzerować przez zapisanie go bitem 1.

Bit 4 – PCIF0: Pin Change Interrupt Flag 0 – Znacznik 0 przerwania od zmiany stanu końcówki

Gdy zmiana stanu logicznego na dowolnej końcówce PCINT7...0 wygeneruje żądanie przerwania, zostaje ustawiony znacznik PCIF0. Jeśli są ustawione bit I w rejestrze SREG oraz bit PCIE0 w GIMSK, to mikrokontroler skoczy do odpowiedniego wektora przerwań. Znacznik jest zerowany przy wykonaniu procedury obsługi przerwania. Alternatywnie można go wyzerować przez zapisanie go bitem 1.

PCMSK1 – Pin Change Mask Register 1 – Rejestr 1 maski przerwań od zmiany stanu końcówki

Bity 7...4 – Zarezerwowane

Te bity są zarezerwowane i przy odczycie dają wartość 0.

Bity 3...0 – PCINT11..8: Pin Change Enable Mask 11..8 – Maska uaktywniania przerwań od zmiany stanu końcówek

Każdy z bitów PCINT11...8 uaktywnia generowanie przerwań od zmiany stanu logicznego na odpowiadającej mu końcówce we/wy. Jeśli są ustawione bit PCINT11...8 oraz bit PCIE1 w GIMSK, to zostaję uaktywnione przerwanie od zmiany stanu końcówki na odpowiedniej końcówce we/wy. Jeśli bit PCINT11...8 jest wyzerowany, to przerwanie od zmiany stanu na odpowiadającej mu końcówce we/wy zostanie wyłączone.

PCMSK0 – Pin Change Mask Register 0 – Rejestr 0 maski przerwań od zmiany stanu końcówki

Bity 7...0 – PCINT7...0: Pin Change Enable Mask 7..0 – Maska uaktywniania przerwań od zmiany stanu końcówek

Każdy z bitów PCINT7...0 uaktywnia generowanie przerwań od zmiany stanu logicznego na odpowiadającej mu końcówce we/wy. Jeśli są ustawione bit PCINT7...0 oraz bit PCIE0 w GIMSK, to zostaję uaktywnione przerwanie od zmiany stanu końcówki na odpowiedniej końcówce we/wy. Jeśli bit PCINT7...0 jest wyzerowany, to przerwanie od zmiany stanu na odpowiadającej mu końcówce we/wy zostanie wyłączone.