Mikrokontrolery

ATtiny11/12 udostępnia jeden 8-bitowy timer/licznik ogólnego zastosowania – timer/licznik 0. Timer/licznik 0 posiada sekcję wyboru częstotliwości zliczania z 10-bitowego timera. Timer/licznik 0 może być używany albo jako timer (do odmierzania czasu) o podstawie czasu wewnętrznego zegara, albo jako licznik podłączony do zewnętrznej końcówki, która wyzwala zliczanie.

Powyższy rysunek przedstawia schemat blokowy preskalera dla timera/licznika 0. 10 bitowy timer/licznik preskalera udostępnia cztery podziały częstotliwości: CK/8, CK/64, CK/256 i CK/1024, gdzie CK oznacza zegar oscylatora. Jako źródło zegara można również wybrać CK, źródło zewnętrzne z końcówki T0 i zatrzymanie (brak impulsów zegarowych).

Rysunek poniżej pokazuje schemat blokowy timera/licznika 0. 8-bitowy timer/licznik 0 może wybierać jako źródło zegara CK, preskalowany CK lub zewnętrzną końcówkę T0. Dodatkowo może zostać zatrzymany, jak podano w opisie rejestru sterowania timera/licznika 0 (ang. Timer/Counter0 Control Register – TCCR0). Znacznik przepełnienia TOV0 (przekroczenia wartości maksymalnej 0xFF) znajduje się w rejestrze znacznika przerwań od timera/licznika (ang. Timer/Counter Interrupt Flag Register – TIFR). Sygnały sterujące znajdują się w rejestrze sterowania timerem/licznikiem 0 (ang. Timer/Counter0 Control Register – TCCR0). Ustawienia przerwań dla timera/licznika 0 znajdują się w rejestrze maskowania przerwań od timera/licznika 0 (ang. Timer/Counter Interrupt Mask Register – TIMSK).

Gdy timer/licznik 0 jest taktowany zewnętrznie, to sygnał zewnętrzny jest synchronizowany z częstotliwością oscylatora mikroprocesora. Aby zapewnić poprawne próbkowanie zewnętrznego zegara, minimalny czas pomiędzy dwoma zboczami przejściowymi zegara zewnętrznego musi być równy co najmniej jednemu okresowi wewnętrznego zegara mikroprocesora. Sygnał zewnętrznego zegara jest próbkowany przy narastającym zboczu wewnętrznego zegara mikroprocesora.

Przy niskich wartościach podziału w preskalerze timer/licznik 0 daje możliwość zastosowania tam, gdzie potrzebna jest zarówno wysoka rozdzielczość jak i wysoka dokładność. Podobnie przy wyższych współczynnikach podziału preskalera timer/licznik 0 staje się przydatny przy funkcjach o niższej prędkości lub funkcjach z dokładnym odmierzaniem czasu dla rzadko występujących zdarzeń.

TIMSK – Timer/Counter Interrupt Mask Register – Rejestr maskowania przerwań od timera/licznika

Bity 7:2,0 – Zarezerwowane

Te bity są zarezerwowane w ATtiny11/12 i przy odczycie zawsze dają wartość 0.

Bit 1 – TOIE0: Timer/Counter0 Overflow Interrupt Enable –  Uaktywnienie przerwań przy przepełnieniu timera/licznika 0

Gdy bit TOIE0 zostanie ustawiony i bit I w rejestrze stanu (SREG) jest ustawiony, to zostanie uaktywnione przerwanie od przepełnienia timera/licznika 0. Odpowiedni wektor przerwania (pod adresem 0x003) jest wykonywany, gdy wystąpi przepełnienie w timerze/liczniku 0, tj. gdy zostanie ustawiony znacznik przepełnienia w rejestrze znacznika przerwania od timera/licznika 0 – TIFR.

TIFR – Timer/Counter Interrupt Flag Register – Rejestr znacznika przerwań od  timera/licznika

Bity 7:2,0 – Zarezerwowane

Te bity są zarezerwowane w ATtiny11/12 i przy odczycie zawsze dają wartość 0.

Bit 1 – TOV0: Timer/Counter0 Overflow Flag – Znacznik przepełnienia timera/licznika 0

Bit TOV0 jest ustawiany, gdy wystąpi przepełnienie w timerze/liczniku 0. TOV0 jest zerowany sprzętowo przy wykonywaniu odpowiedniego wektora obsługi przerwania. Alternatywnie TOV0 można wyzerować przez zapis logicznej jedynki na pozycji jego bitu. Gdy są ustawione bity: I w  SREG, TOIE0 (Timer/Counter0 Overf low Interrupt Enable – uaktywnienie przerwań przy przepełnieniu timera/licznika 0) w TIMSK, i TOV0, to zostaje wykonane przerwanie przy przepełnieniu timera/licznika 0.

TCCR0 – Timer/Counter0 Control Register – Rejestr sterowania timerem/licznikiem 0

Bity 7:2 – Zarezerwowane

Te bity są zarezerwowane w ATtiny11/12 i przy odczycie zawsze dają wartość 0.

Bity 2:0 - CS02:0 : Clock Select0 - Wybór źródła zegarowego dla timera/licznika 0

Bity te wybierają źródło sygnału zegarowego dla timera/licznika 0 zgodnie z poniższą tabelą:

Warunek Stop (CS02:0 = 000) udostępnia funkcję włączania/wyłączania timera. Tryby podziału zegara CK w dół są skalowane bezpośrednio z sygnału CK zegara oscylatora. Jeśli jako sygnał zegarowy dla timera/licznika 0 wybrany zostanie tryb zewnętrznej końcówki, to zmiany poziomu sygnału na linii PB2 (T0) będą sterowały zliczaniem w liczniku nawet wtedy, jeśli końcówka ta została skonfigurowana jako wyjście. Ta cecha udostępnia użytkownikowi kontrolę programową nad zliczaniem..

TCNT0 – Timer Counter 0 – Rejestr timera/licznika 0

Timer/licznik 0 jest zaimplementowany jako licznik zliczający do przodu (0,1,2...,255,0,1,2...) z dostępem odczytu i zapisu. Jeśli do licznika zostanie zapisana nowa zawartość, a źródło sygnału zegarowego jest obecne, to timer/licznik będzie kontynuował zliczanie od cyklu zegara następującym za operacją zapisu.

Licznik zegarowy (ang. Watchdog Timer) jest taktowany oddzielnym, wbudowanym w układ oscylatorem. Sterując preskalerem licznika zegarowego, można ustawiać okres czasu, po upływie którego licznik zegarowy przepełnia się i generuje reset mikrokontrolera. Instrukcja resetowania licznika zegarowego (ang, Watchdog Reset, WDR) – powoduje wyzerowanie licznika zegarowego i rozpoczęcie zliczania od nowa. W celu określenia okresu resetowania można wybrać osiem różnych długości cykli zegarowych. Jeśli upłynie okres resetowania bez następnego wyzerowania licznika zegarowego, ATtiny11/12 resetuje się i rozpoczyna wykonywanie programu od wektora resetu.

Aby zapobiec niezamierzonemu wyłączeniu licznika zegarowego, należy użyć specjalnej procedury wyłączającej. Zobacz do opisu rejestru sterowania licznikiem zegarowym (ang. Watchdog Timer Control Register, WDTCR).

 

WDTCR – Watchdog Timer Control Register – Rejestr sterujący licznika zegarowego

Bity 7:5 – Zarezerwowane

Te bity są zarezerwowane w ATtiny11/12 i przy odczycie zawsze dają wartość 0.

Bit 4 – WDTOE: Watchdog Turn-off Enable – Uaktywnienie wyłączania licznika zegarowego

Ten bit musi być ustawiony na 1, gdy jest zerowany bit WDE. W przeciwnym razie licznik zegarowy nie zostanie wyłączony. Po ustawieniu na 1, bit jest zerowany sprzętowo po upływie 4 cykli zegara. Zobacz poniżej na opis bitu WDE i procedury wyłączania licznika zegarowego.

Bit 3 – WDE: Watchdog Enable – Uaktywnienie licznika zegarowego

Gdy bit WDE jest ustawiony na 1, licznik zegarowy jest aktywny i pracuje, a gdy bit WDE jest wyzerowany, licznik zegarowy jest wyłączony. Bit WDE można wyzerować tylko wtedy, gdy bit WDTOE jest ustawiony na 1. Aby wyłączyć licznik zegarowy, wykonaj poniższą sekwencję operacji:

1. W tej samej operacji zapisz logiczne jedynki do obu bitów WDTOE i WDE jednocześnie. Logiczną jedynkę należy zapisać do WDE nawet wtedy, gdy bit ten jest ustawiony na 1, aby rozpocząć operację wyłączania.
2. W ciągu następnych 4 cykli zegara zapisz logiczne 0 do WDE. Spowoduje to wyłączenie licznika zegarowego

Bity 2:0 – WDP2, WDP1, WDP0: Watchdog Timer Prescaler – Preskaler licznika zegarowego

Bity WDP2, WDP1 i WDP0 określają współczynnik podziału częstotliwości oscylatora licznika zegarowego w preskalerze, gdy licznik zegarowy został uaktywniony. Szczegóły podane są w poniższej tabeli:

Uwaga:

Częstotliwość oscylatora licznika zegarowego zależy od napięcia zasilania, co pokazano w rozdziale "Typowe Parametry". Instrukcja WDR powinna zawsze być wykonana przed uaktywnieniem licznika zegarowego. Zapewni to, iż okres resetu będzie w zgodzie z ustawieniami preskalera licznika zegarowego. Jeśli licznik zegarowy zostanie uaktywniony bez zerowania, może rozpocząć zliczanie od wartości różnej od zera. Aby zapobiec niezamierzonemu zresetowaniu mikrokontrolera, licznik zegarowy powinien być wyłączany lub zerowany przed zmianą ustawień jego preskalera.