Mikrokontrolery

Pamięci mikrokontrolerów PIC10F200/202/204/206 są zorganizowane w dwie oddzielne przestrzenie adresowe: pamięć programu i pamięć danych. Z powodu ograniczonej ilości bitów przeznaczonych na adres (5 bitów) w kodzie instrukcji pamięć danych jest dostępna jako 32-bajtowe banki wybierane rejestrem FSR (ang. File Select Register).

Organizacja pamięci programu w PIC10F200/204

Układy PIC10F200/204 posiadają 9-bitowy licznik programu PC, który może zaadresować 512 12-bitowych słów w przestrzeni pamięci programu. W mikrokontrolerach tylko pierwsze 256 słów (0000h-00FFh) są fizycznie zaimplementowane (zobacz na poniższy rysunek). Zaadresowanie słowa leżącego powyżej adresu 00FFh spowoduje przewinięcie wokół pierwszych 256 słów w przestrzeni adresowej.

Wektor resetu znajduje się pod adresem 0000h (zobacz na rysunek). Komórka pod adresem 00FFh zawiera wartość kalibracyjną wewnętrznego oscylatora zegarowego. Tej wartości nie powinno się nigdy zapisywać.

Mapa pamięci programu i stos w mikrokontrolerach PIC10F200/204

Organizacja pamięci programu w PIC10F202/206

Układy PIC10F202/206 posiadają 10-bitowy licznik programu PC który może zaadresować 1014 12-bitowych słów w przestrzeni pamięci programu.

Jedynie pierwsze 512 12-bitowych słów jest fizycznie zaimplementowane w mikrokontrolerach PIC10F202/206 (zobacz na rysunek poniżej). Zaadresowanie słowa pamięci powyżej tej granicy spowoduje przewinięcie adresu wokół pierwszych 512 słów. Rzeczywisty wektor resetu znajduje się pod adresem 0000h (patrz: rysunek). Słowo o adresie 01FFh zawiera wartość kalibracyjną oscylatora zegarowego. Wartość ta nie powinna nigdy być zmieniana.

Mapa pamięci programu i stos w mikrokontrolerach PIC10F202/206

Organizacja pamięci danych

Pamięć danych RAM złożona jest z jednobajtowych rejestrów. Z tego powodu pamięć danych dla danego układu określona jest przez jego plik rejestrów (ang. register file). Plik rejestrów podzielony jest na dwie grupy o różnych funkcjach: rejestry o funkcjach specjalnych (ang. Special Function Registers, SFR) oraz rejestry ogólnego przeznaczenia (ang. General Purpose Registers, GPR). W skład rejestrów o funkcjach specjalnych wchodzą: rejestr TMR0 (ang. Timer 0), dolny bajt licznika programu PCL (ang. Program Counter Low byte), rejestr znaczników stanu STATUS, rejestr we/wy GPIO i rejestr wyboru pliku FSR (ang. File Select Register). Dodatkowo rejestry o specjalnych funkcjach są używane do sterowania konfiguracją portu we/wy oraz opcjami preskalera.

Dostęp do pliku rejestrów jest albo bezpośredni, albo pośredni poprzez rejestr FSR. Więcej na ten temat znajdziesz w dalszej części rozdziału.

Rejestry o specjalnych funkcjach (ang. Special Function Registers, SFRs) są rejestrami wykorzystywanymi przez mikroprocesor oraz funkcje peryferyjne do sterowania pracą układu.

Rejestry SFR można sklasyfikować na dwie grupy. Rejestry SFR powiązane z funkcjami "rdzenia" są opisane w tym rozdziale. Natomiast rejestry skojarzone z działaniem cech peryferyjnych są opisane w rozdziałach dotyczących każdej cechy peryferyjnej.

Ten rejestr zawiera arytmetyczny stan jednostki arytmetyczno logicznej ALU oraz status resetu.

Jak każdy inny rejestr STATUS może być rejestrem docelowym każdej instrukcji odwołującej się do pamięci danych. Jeśli STATUS jest rejestrem docelowym instrukcji wpływającej na znaczniki Z, DC lub C, to zapis do tych trzech bitów zostaje zablokowany. Wymienione bity są ustawiane lub zerowane zgodnie z logiką układu. Co więcej, bity TO i PD są niezapisywalne. Dlatego wynik instrukcji po zapisie rejestru STATUS może być inny od zamierzonego.

Na przykład CLRF STATUS wyzeruje górne trzy bity i ustawi bit Z, pozostawiając rejestr STATUS jako 000u u1uu (gdzie u = niezmienione). Z tego powodu do zmiany rejestru STATUS zaleca się jedynie instrukcje BCF, BSF i MOVWF. Instrukcje te nie wpływają na bity Z, DC i C w rejestrze STATUS.

Rejestr OPTION ma długość 8-bitów i jest rejestrem tylko do zapisu, który zawiera różne bity sterujące konfiguracją preskalera timera 0 i timera licznika zegarowego oraz samego timera 0.

Przez wykonanie instrukcji OPTION zawartość rejestru roboczego W jest przesyłana do rejestru OPTION. Reset ustawia bity OPTION[7:0]

Rejestr kalibracyjny oscylatora (ang. Oscillator Calibration register, OSCCAL) jest używany do kalibracji wewnętrznego, precyzyjnego oscylatora 4MHz. Do kalibracji wykorzystywane jest siedem bitów.

W czasie wykonywania instrukcji licznik programu (ang. Program Counter, PC) zawiera adres następnej do wykonania instrukcji w programie. Wartość PC jest zwiększana o jeden w każdym cyklu rozkazowym, o ile instrukcja nie zmienia PC.

W przypadku instrukcji GOTO bity 8:0 licznika PC są dostarczane przez słowo instrukcji GOTO. Rejestr dolnych bitów licznika rozkazów PCL (ang. Program Counter Low) odwzorowuje bity PC[7:0].

Dla instrukcji CALL lub dowolnej innej, gdzie rejestrem docelowym jest PCL, bity 7:0 licznika rozkazów są dostarczane przez słowo instrukcji. Jednakże bit PC[8] nie pochodzi z tego słowa instrukcji, lecz jest zawsze zerowany.

Instrukcje modyfikujące PCL to MOVWF PC, ADDWF PC i BSF PC,5.

Ładowanie PC

Efekty resetu

Rejestr PC jest ustawiany przy resecie, co oznacza, że PC adresuje ostatnią komórkę w pamięci programu (tj. instrukcję ładującą do akumulatora W wartość kalibracyjną oscylatora). Po wykonaniu instrukcji MOVLW XX licznik programu PC ulega przewinięciu i wskazuje adres 0000h (zawierający wektor resetu), po czym mikroprocesor rozpoczyna wykonywanie kodu użytkownika.

Układy PIC10F200/204 posiadają 2-poziomowy, 8-bitowy stos sprzętowy. W układach PIC10F202/206 stos jest 9-bitowy. Stos składa się z dwóch rejestrów STACK1 i STACK2. Rejestr STACK1 jest tzw. szczytem stosu (ang. Top Of Stack, TOS). Na stosie są umieszczane adresy powrotne z podprogramu. Instrukcja CALL najpierw przesyła bieżącą zawartość rejestru STACK 1 do rejestru STACK 2, po czym na zwolnionym w ten sposób miejscu umieszcza bieżącą zawartość licznika programu PC. Musimy pamiętać, że w momencie wykonywania instrukcji licznik programu PC jest zawsze zwiększany o 1 w takcie Q1, aby w takcie Q4 pobrać nakładkowo następną instrukcję. Zatem licznik programu PC zawiera adres kolejnej instrukcji w programie za instrukcją CALL. Jest to adres powrotny z podprogramu i adres ten jest właśnie umieszczany na szczycie stosu TOS. Po tej operacji instrukcja CALL wpisuje do ośmiu młodszych bajtów PC adres zawarty w jej kodzie (bit PC[8] jest przy tym zerowany, co wyjaśniliśmy wcześniej). Następnie mikroprocesor wykonuje instrukcję pustą NOP, a w tym czasie zostaje załadowana nakładkowo instrukcja spod nowego adresu i rozpoczyna się wykonywanie kodu podprogramu. Ponieważ stos zbudowany jest tylko z dwóch rejestrów, to może on zapamiętać tylko dwa ostatnie adresy powrotne. Jeśli zostanie wykonane kolejno więcej niż dwie instrukcje CALL, to adres powrotny z trzeciej, czwartej ... instrukcji CALL nie będzie zapamiętany na stosie – programista musi brać to ograniczenie pod uwagę przy pisaniu programu. Jeśli potrzebujesz więcej miejsca na stosie, pomyśl o mocniejszym mikrokontrolerze PIC.

Instrukcja powrotu z podprogramu RETLW pobiera zawartość rejestru STACK1 i umieszcza ją w PC, a następnie kopiuje zawartość STACK2 do STACK 1. Po tej operacji oba rejestry stosu zawierają ten sam adres. Zatem wykonanie kolejnych instrukcji RETLW spowoduje zawsze powrót do adresu za poprzednią instrukcją CALL.

Poniżej przedstawiamy operacje wykonywane przy dostępie do stosu sprzętowego

CALL k:

PC ← PC + 1 STACK2 ← STACK1 STACK1 ← PC PC ← k NOP

NOP: instrukcja pusta powoduje pobranie rozkazu spod nowego adresu i umieszczenie go w rejestrze instrukcji. W następnym cyklu rozkazowym rozkaz zostanie zdekodowany i wykonany – innymi słowy mikroprocesor rozpocznie wykonywanie podprogramu o adresie k.

RETLW k:

W ← k PC ← STACK1 STACK1 ← STACK2 NOP

NOP: pełni tę samą rolę, co w instrukcji CALL, powoduje pobranie nakładkowo następnej instrukcji, co przy zmienionym liczniku programu PC oznacza powrót do miejsca wywołania i wykonywanie instrukcji za rozkazem CALL. Zwróć uwagę, iż oba rejestry stosu STACK1 i STACK2 zawierają ten sam adres, który był w STACK2.

W rejestrze STATUS nie ma znaczników informujących o przepełnieniu/niedopełnieniu stosu (zapis na stos więcej niż dwóch adresów powrotnych/odczyt ze stosu więcej niż dwóch adresów powrotnych).

Rejestr INDF nie jest fizycznym rejestrem. Zaadresowanie w instrukcji rejestru INDF faktycznie adresuje rejestr, którego adres jest zawarty w rejestrze FSR (Rejestr FSR jest wskaźnikiem). W ten sposób procesor PIC realizuje adresowanie pośrednie (ang. indirect addressing).

Adresowanie pośrednie

Załóżmy, iż rejestr 09h zawiera wartość A5h, a rejestr 0Ah zawiera wartość B9h:

• Załaduj do rejestru FSR wartość 09h.
• Odczyt rejestru INDF zwróci wartość  A5h
• Zwiększ o 1 zawartość rejestru FSR (FSR = 0Ah)
• Teraz odczyt rejestru INDF zwróci wartość B9h.

Odczyt pośredni rejestru INF samego siebie (FSR = 0) zwróci 00h. Zapis pośredni do rejestru INDF nie powoduje żadnego działania (chociaż operacja może wpłynąć na znaczniki w rejestrze STATUS).

Poniżej znajduje się prosty program zerujący komórki 10h...1Fh w pamięci RAM przy pomocy adresowania pośredniego.

         MOVLW 0x10  ;Ustawienie wskaźnika
         MOVWF FSR   ;do pamięci RAM
NEXT     CLRF INDF   ;Zerowanie rejestru INDF
         INCF FSR,F  ;Zwiększenie wskaźnika
         BTFSC FSR,4 ;Koniec?
         GOTO NEXT   ;NIE, zerowanie dalej
CONTINUE
         :           ;TAK, kontynuacja
         :

FSR jest 5-bitowym rejestrem, który używany jest razem z rejestrem INDF do pośredniego adresowania obszaru pamięci danych. Bity FSR[4:0] są używane do wyboru adresu pamięci danych od 00h do 1Fh.