7498 – 4-bitowy rejestr selekcyjny

Oznaczenie rejestru typu 7498

Opis

Układ 7498 zawiera rejestr selekcyjny (ang. 4-Bit Selector/Storage Register) zbudowany z czterech przerzutników S-R typu Master-Slave oraz z czterech bramek AND-OR INVERT. Gdy wejście wyboru słowa WORD SELECT ma stan niski, do przerzutników zostaje przekazane słowo 1 (A1, B1, C1, D1). Przy stanie wysokim tego wejścia do przerzutników będzie przekazane słowo 2 (A2, B2, C2, D2). Wybrane słowo pojawi się na wyjściach QA...QD przy opadającym zboczu sygnału zegarowego CLK.

Wewnętrzna sieć logiczna rejestru 7498

Obudowa DIL-16

Wybrane parametry elektryczne

	Opis parametru	54L98	Jednostka
V_CC	Napięcie zasilania	4,5...5,5	V
V_IH	Napięcie wejściowe dla stanu 1	2	V
V_IL	Napięcie wejściowe dla stanu 0	0,7	V
V_OH	Napięcie wyjściowe dla stanu 1	2,4	V
V_OL	Napięcie wyjściowe dla stanu 0	0,15...0,3	V
I_IH	Prąd wejściowy w stanie 1	10	µA
I_IL	Prąd wejściowy w stanie 0	-0,18	mA
I_OH	Prąd wyjściowy w stanie 1	-0,1	mA
I_OL	Prąd wyjściowy w stanie 0	2	mA
I_CC	Prąd zasilania	5...9	mA
T_A	Zakres temperatur pracy	-55...125	°C
t_w	Szerokość impulsu zegarowego	200	ns
t_su(H)	Czas przygotowania danych o poziomie 1: A, B, C, D	100	ns
t_su(H)	Czas przygotowania danych o poziomie 1: WS	150	ns
t_su(L)	Czas przygotowania danych o poziomie 0: A, B, C, D	120	ns
t_su(L)	Czas przygotowania danych o poziomie 0: WS	100	ns
f_max	Częstotliwość zegara CLK	3...5	MHz
t_PLH	Czas propagacji z 0 na 1 z dowolnego wejścia na wyjście	115...200	ns
t_PHL	Czas propagacji z 1 na 0 z dowolnego wejścia na wyjście	125...200	ns

Dane techniczne układu w Internecie

Brak

Dokument ten rozpowszechniany jest zgodnie z zasadami licencji
GNU Free Documentation License.

Pytania proszę przesyłać na adres email: i-lo@eduinf.waw.pl

W artykułach serwisu są używane cookies. Jeśli nie chcesz ich otrzymywać,
zablokuj je w swojej przeglądarce.
Informacje dodatkowe