w I-LO w Tarnowie
Materiały dla uczniów liceum
Wyjście Spis treści Wstecz Dalej
 |
Autor artykułu: mgr Jerzy Wałaszek
©2026 mgr Jerzy Wałaszek
|
Serwis Edukacyjny w I-LO w Tarnowie
Materiały dla uczniów liceum |
Wyjście Spis treści Wstecz Dalej
Autor artykułu: mgr Jerzy Wałaszek |
©2026 mgr Jerzy Wałaszek
|
 |
Układ 74195 zawiera 4-bitowy rejestr przesuwający z dostępem równoległym (ang. 4-Bit Parallel-Access Shift Register). Układ posiada wejścia równoległe, wejścia szeregowe oraz wyjścia równoległe.
Znaczenie wejść/wyjść układu jest następujące:
| SH/LD | – | wejście trybu: 1 przesuw danych, 0 ładowanie równoległe |
| CLK | – | wejście sygnału zegarowego. Zmiany dokonywane są synchronicznie z narastającym zboczem impulsu zegarowego (przejście ze stanu 0 do 1). |
| CLR | – | asynchroniczne wejście zerowania. Stan niski wymusza stany 0 na wszystkich wyjściach Q. Wyjście QD przyjmuje stan 1. |
| J,K | – | wejścia danych szeregowych przy przesuwie. Pozwalają wprowadzać bity szeregowo w różny sposób (patrz, tabelka funkcji). |
| A...D | – | wejścia danych równoległych. |
| QA...QD, QD | – | wyjścia równoległe. |
Rejestr pracuje w dwóch trybach:
Ładowanie równoległe wykonywane jest przez umieszczenie 4 bitów danych na wejściach równoległych A, B, C, D i poziomu niskiego 0 na wejściu wyboru trybu SH/LD. Przy narastającym zboczu sygnału zegarowego dane z wejść równoległych zostaną zapisane do przerzutników i pojawią się na wyjściach. Przy ładowaniu równoległym zablokowane jest wejście danych szeregowych.
Przesuw danych wykonywany jest synchronicznie, gdy na wejściu wyboru trybu SH/LD jest stan wysoki 1 i sygnał zegarowy przechodzi ze stanu 0 na 1. W tym trybie dane szeregowe pobierane są z wejść J-K.:
| J | K | Opis |
| 0 | 0 | wprowadzany jest bit 0. |
| 0 | 1 | wprowadzany jest bit z wyjścia QA. |
| 1 | 0 | wprowadzany jest zaprzeczony bit z wyjścia QA. |
| 1 | 1 | wprowadzany jest bit 1. |
| Wejścia | Wyjścia | ||||||||||||
| CLR | SH/LD | CLK | J | K | A | B | C | D | QA | QB | QC | QD | QD |
| 0 | X | X | X | X | X | X | X | X | 0 | 0 | 0 | 0 | 1 |
| 1 | 0 | ↑ | X | X | a | b | c | d | a | b | c | d | d |
| 1 | 1 | 0 | X | X | X | X | X | X | QA0 | QB0 | QC0 | QD0 | QD0 |
| 1 | 1 | ↑ | 0 | 1 | X | X | X | X | QA0 | QA0 | QBn | QCn | QCn |
| 1 | 1 | ↑ | 0 | 0 | X | X | X | X | 0 | QAn | QBn | QCn | QCn |
| 1 | 1 | ↑ | 1 | 1 | X | X | X | X | 1 | QAn | QBn | QCn | QCn |
| 1 | 1 | ↑ | 1 | 0 | X | X | X | X | QA0 | QA0 | QBn | QCn | QCn |
| QX0 – stan wyjścia Q przed stanem
ustalonym wejść szeregowych QXn – stan wyjścia Q przed dodatnim zboczem sygnału zegarowego |
 |
 |
| Opis parametru | 54195 | 74195 | Jednostka | |
| VCC | Napięcie zasilania | 4,5...5,5 | 4,75...5,25 | V |
| VIH | Napięcie wejściowe dla stanu 1 | 2 | 2 | V |
| VIL | Napięcie wejściowe dla stanu 0 | 0,8 | 0,8 | V |
| VOH | Napięcie wyjściowe dla stanu 1 | 2,4...3,4 | 2,4...3,4 | V |
| VOL | Napięcie wyjściowe dla stanu 0 | 0,2...0,4 | 0,2...0,4 | V |
| IIH | Prąd wejściowy w stanie 1 | 40 | 40 | µA |
| IIL | Prąd wejściowy w stanie 0 | -1,6 | -1,6 | mA |
| IOH | Prąd wyjściowy w stanie 1 | -0,8 | -0,8 | mA |
| IOL | Prąd wyjściowy w stanie 0 | 16 | 16 | mA |
| ICC | Prąd zasilania | 39...63 | 39...63 | mA |
| TA | Zakres temperatur pracy | -55...125 | 0...70 | °C |
| fclock | Częstotliwość zegara | 0...30 | 0...30 | MHz |
 |
Zespół Przedmiotowy Chemii-Fizyki-Informatyki w I Liceum Ogólnokształcącym im. Kazimierza Brodzińskiego w Tarnowie ul. Piłsudskiego 4 ©2026 mgr Jerzy Wałaszek |
Materiały tylko do użytku dydaktycznego. Ich kopiowanie i powielanie jest dozwolone pod warunkiem podania źródła oraz niepobierania za to pieniędzy.
Pytania proszę przesyłać na adres email:
Serwis wykorzystuje pliki cookies. Jeśli nie chcesz ich otrzymywać, zablokuj je w swojej przeglądarce.
Informacje dodatkowe.