Mikrokontrolery

Mikrokontrolery PIC12F629/675 udostępniają użytkownikowi 6 końcówek we/wy ogólnego przeznaczenia GP5:GP0 (ang. General Purpose i/o pins). W zależności od uaktywnienia wewnętrznych modułów peryferyjnych niektóre z końcówek, a nawet wszystkie, mogą przestać pełnić funkcję ogólnego we/wy. Standardowo po uruchomieniu określonego układu peryferyjnego w mikrokontrolerze powiązana z nim końcówka (lub końcówki) przestaje być dostępna jako ogólne we/wy, gdyż ma wtedy inną funkcję.

Odczyt rejestru GPIO zwraca stan końcówek, natomiast zapis do niego umieści dane w zatrzaskach portu. Wszystkie operacje zapisu są operacjami read-modify-write (odczyt-modyfikacja-zapis). Stąd zapis do portu wymusza odczyt końcówek portu, odczytana wartość jest następnie modyfikowana i zapisywana do zatrzasków portu. Końcówka GP3 daje wynik '0', gdy MCLRE = 1 (bit 5 rejestru konfiguracyjnego mikrokontrolera).

Rejestr TRISIO steruje kierunkiem przesyłu danych przez końcówki GP, nawet jeśli są one używane jako wejścia analogowe. Użytkownik musi się upewnić, iż bity te w TRISIO są utrzymywane w stanie wysokim przy korzystaniu z końcówek wejść analogowych. Końcówki we/wy skonfigurowane jako wejścia analogowe zawsze przy odczycie dają '0'.

    BCF   STATUS,RP0 ;Bank 0
    CLRF  GPIO       ;Inicjuj GPIO
    MOVLW 07h        ;Ustaw GP[2:0] na
    MOVWF CMCON      ;cyfrowe we/wy
    BSF   STATUS,RP0 ;Bank 1
    CLRF  ANSEL      ;Cyfrowe we/wy
    MOVLW 0Ch        ;Ustaw GP[3:2] jako wejścia
    MOVWF TRISIO     ;i ustaw GP[5:4,1:0]
                     ;jako wyjścia

Słabe podciąganie (ang. weak pull-up)

Każda z końcówek GPIO, z wyjątkiem GP3, posiada indywidualnie konfigurowany wewnętrzny, słaby opornik podciągający. Bity sterujące WPUx w rejestrze WPU włączają lub wyłączają każdy z oporników podciągających. Zobacz poniżej na opis rejestru. Każdy ze słabych oporników podciągających zostaje automatycznie odłączony, gdy końcówka portu jest skonfigurowana jako wyjście. Oporniki podciągające są wyłączane podczas resetu przy włączaniu zasilania przez bit GPPU (OPTION[7]).

Przerwanie przy zmianie stanu

Każda z końcówek portu GPIO jest indywidualnie konfigurowalna jako końcówka przerwania przy zmianie stanu (ang. interrupt-on-change pin). Bity sterujące rejestru IOC włączają lub wyłączają funkcję przerwania dla każdej końcówki (zobacz na opis rejestru IOC poniżej). Przerwanie przy zmianie stanu jest wyłączane przez reset przy włączeniu zasilania (ang. Power-on Reset). Przy aktywnych końcówkach wartości ich stanów są porównywane ze starymi wartościami zapamiętanymi podczas ostatniego odczytu portu GPIO. Wszystkie niezgodności z ostatnim odczytem są łączone razem funkcją OR (alternatywa bitowa), aby ustawić bit znacznika przerwania przy zmianie portu GP (ang. GP Port Change Interrupt flag bit, GPIF) w rejestrze INTCON.

Przerwanie to może wybudzić mikrokontroler z uśpienia (ang. Sleep). W procedurze obsługi przerwania użytkownik może wyczyścić przerwanie następująco:

• Dowolny odczyt lub zapis portu GPIO. Usunie to stan niezgodności, gdyż zostanie zapamiętany aktualny stan portu.
• Wyzerowanie bitu znacznika GPIF w rejestrze INTCON.

Warunek niezgodności będzie kontynuował ustawianie bitu znacznika GPIF. Odczyt rejestru GPIO zakończy stan niezgodności i pozwoli wyzerować bit GPIF.

GP0/AN0/CIN+

Rys.3-1 pokazuje schemat dla tej końcówki. Końcówka GP0 może zostać skonfigurowana jako:

• we/wy ogólnego przeznaczenia
• wejście analogowe dla przetwornika A/C (tylko PIC12F675)
• wejście analogowe dla komparatora

Rys.3-1 Schemat blokowy końcówek GP0 i GP1

GP1/AN1/CIN-/VREF

Rys.3-1 pokazuje schemat dla tej końcówki. Końcówka GP1 może zostać skonfigurowana jako:

• we/wy ogólnego przeznaczenia
• wejście analogowe dla przetwornika A/C (tylko PIC12F675)
• wejście analogowe dla komparatora
• wejście napięcia odniesienia dla przetwornika A/C (tylko PIC12F675)

GP2/AN2/T0CKI/INT/COUT

Rys.3-2 pokazuje schemat dla tej końcówki. Końcówka GP2 może zostać skonfigurowana jako:

• we/wy ogólnego przeznaczenia
• wejście analogowe dla przetwornika A/C (tylko PIC12F675)
• wejście zegarowe dla timera TMR0
• przerwanie zewnętrzne wyzwalane zboczem
• wyjście cyfrowe z komparatora

Rys.3-2 Schemat blokowy końcówki GP2

GP3/MCLR/VPP

Rys.3-3 pokazuje schemat dla tej końcówki. Końcówka GP3 może zostać skonfigurowana jako:

• wejście ogólnego przeznaczenia
• Reset mikrokontrolera

Rys.3-3 Schemat blokowy końcówki GP3

GP4/AN3/T1G/OSC2/CLKOUT

Rys.3-4 pokazuje schemat dla tej końcówki. Końcówka GP4 może zostać skonfigurowana jako:

• wejście ogólnego przeznaczenia
• wejście analogowe dla przetwornika A/C (tylko PIC12F675)
• wejście bramkowe timera TMR1
• połączenie z kwarcem/rezonatorem
• wyjście zegara

Rys.3-4 Schemat blokowy końcówki GP4

GP5/T1CKI/OSC1/CLKIN

Rys.3-5 pokazuje schemat dla tej końcówki. Końcówka GP5 może zostać skonfigurowana jako:

• wejście ogólnego przeznaczenia
• Wejście zegarowe timera TMR1
• połączenie z kwarcem/rezonatorem
• wejście zegarowe

Rys.3-5 Schemat blokowy końcówki GP5