Serwis Edukacyjny
w I-LO w Tarnowie
Do strony głównej I LO w Tarnowie

Materiały dla uczniów liceum
 

  Wyjście       Spis treści       Wstecz       Dalej  

obrazek

Autor artykułu: mgr Jerzy Wałaszek

©2020 mgr Jerzy Wałaszek
I LO w Tarnowie

7494 – 4-bitowy rejestr przesuwający z wejściami równoległymi i wyjściem szeregowym

7494

Oznaczenie graficzne rejestru przesuwającego typu 7494

obrazek

Opis

Układ 7494 zawiera 4-bitowy rejestr przesuwający z wejściem szeregowym, z wejściami równoległymi i z wyjściem szeregowym (ang. Parallel-in Serial-out Register). Rejestr posiada po dwa wejścia ustawiające na każdy bit P1x, P2x, dwa wejścia uaktywniające PE1 i PE1, wejście danych szeregowych SER, wejście zerowania CLR oraz wejście zegarowe CLK. Przy każdym zboczu narastającym impulsu zegarowego CLK informacja znajdująca się na wejściu SER zostaje wpisana do pierwszego bitu rejestru. Jednocześnie informacja pamiętana wcześniej w rejestrze zostaje przesunięta o jeden bit w prawo. Na wyjściu QD pojawia się zawsze czwarty bit rejestru. Pary wejść P1x/P1E i P2x/P2E pozwalają wpisać do rejestru informację równolegle. Jeśli oba wejścia Pnx/PEn znajdują się w stanie wysokim 1, to zostaje ustawiony na 1 bit x rejestru. Typowa sekwencja wpisania informacji jest następująca:

  1. Wysyłamy impuls dodatni na wejście zerujące CLR. Spowoduje to ustawienie wszystkich bitów rejestru na 0.
  2. Uaktywniamy pary wejść Pnx/PnE ustawiając je na 1 dla bitów, które powinny przyjąć stan 1.

Tabela funkcji ustawiania
(dla bitu A, pozostałe są identyczne)

Wejścia ustawiające Wewnętrzne
ustawianie A
PE1 P1A PE2 P2A
Z Z 1 (nieaktywne)
1 1 X X 0 (aktywne)
X X 1 1 0 (aktywne)

Z – przynajmniej jeden z sygnałów ma wartość 0

Tabela funkcji rejestru 7494

Wewnętrznie Wejścia Wewnętrznie Wyjście
A B C D CLR CLK SER QA QB QC QD
1 1 1 1 1 X X 0 0 0 0
0 0 0 0 0 X X 1 1 1 1
1 1 1 1 0 0 X QA0 QB0 QC0 QD0
1 0 1 0 0 0 X 1 QB0 1 QD0
1 1 1 1 0 1 1 QAn QBn QCn
1 1 1 1 0 0 0 QAn QBn QCn

Qx0 – stan istniejący przed zmianą ustawień statycznych
Qxn – stan istniejący przed zboczem narastającym CLK

Wewnętrzna sieć logiczna rejestru przesuwającego 7494

obrazek

Obudowa DIL-16

obrazek

Wybrane parametry elektryczne

  Opis parametru 5494 7494 Jednostka
VCC Napięcie zasilania 4,5...5,5 4,75...5,25 V
VIH Napięcie wejściowe dla stanu 1 2 2 V
VIL Napięcie wejściowe dla stanu 0 0,8 0,8 V
VOH Napięcie wyjściowe dla stanu 1 2,4...3,5 2,4...3,5 V
VOL Napięcie wyjściowe dla stanu 0 0,2...0,4 0,2...0,4 V
IIH Prąd wejściowy w stanie 1, P1X, P2X 160 160 µA
Prąd wejściowy w stanie 1, pozostałe 40 40
IIL Prąd wejściowy w stanie 0, P1X, P2X -6,4 -6,4 mA
Prąd wejściowy w stanie 0, pozostałe 1,6 1,6
IOH Prąd wyjściowy w stanie 1 -0,4 -0,4 mA
IOL Prąd wyjściowy w stanie 0 16 16 mA
ICC Prąd zasilania 35...50 35...58 mA
TA Zakres temperatur pracy -55...125 0...70 °C
fmax Częstotliwość zegara CLK 10 10 MHz
tPLH Czas propagacji z 0 na 1 na wyjściu z zegara 25...40 25...40 ns
Czas propagacji z 0 na 1 na wyjściu z ustawiania 35 35
tPHL Czas propagacji z 1 na 0 na wyjściu z zegara 25...40 25...40 ns
Czas propagacji z 1 na 0 na wyjściu z ustawiania 40 40
tw Zalecana szerokość impulsu CLK 35 35 ns
Zalecana szerokość impulsu CLR 30 30
Zalecana szerokość impulsu ustawiającego 30 30
tsu Czas ustawiania danych o poziomie 1 35 35 ns
Czas ustawiania danych o poziomie 0 25 25
Na początek:  podrozdziału   strony 

Zespół Przedmiotowy
Chemii-Fizyki-Informatyki

w I Liceum Ogólnokształcącym
im. Kazimierza Brodzińskiego
w Tarnowie
ul. Piłsudskiego 4
©2020 mgr Jerzy Wałaszek

Materiały tylko do użytku dydaktycznego. Ich kopiowanie i powielanie jest dozwolone
pod warunkiem podania źródła oraz niepobierania za to pieniędzy.

Pytania proszę przesyłać na adres email: i-lo@eduinf.waw.pl

Serwis wykorzystuje pliki cookies. Jeśli nie chcesz ich otrzymywać, zablokuj je w swojej przeglądarce.
Informacje dodatkowe.