Przykłady Implementacji Sprzętowej i Programowej - Sprzęt


System Minimalny

Ten rozdział jest wprowadzeniem do tworzenia systemów wykorzystujących mikroprocesor Z80. Rys.17 przedstawia prosty system Z80.

Każdy system oparty na Z80 musi zawierać następujące elementy:

Rys.17 Minimalny System Komputerowy Z80

 

Ponieważ mikroprocesor Z80 wymaga tylko pojedynczego zasilania 5V, większość małych systemów można zbudować przy zastosowaniu tylko pojedynczego zasilania.

Pamięć zewnętrzna może tworzyć dowolny zestaw standardowych pamięci RAM, ROM lub EPROM. Na rys.17 pojedyncza pamięć ROM 8K bit (1KB) obejmuje cały system pamięciowy. Konfiguracja wewnętrznych rejestrów Z80 zawiera wystarczająco dużo pamięci, aby w prostych zastosowaniach nie była potrzebna zewnętrzna pamięć RAM.

Obwody we/wy pozwalają komputerowi na współpracę z urządzeniami zewnętrznymi. Na rys.17 wyjście to 8 bitowy wektor sterujący, a wejście to 8 bitowe słowo stanu. Dane wejściowe mogą być dołączane do magistrali danych za pomocą dowolnych bramek trójstanowych, natomiast dane wyjściowe można zapamiętywać w dowolnych przerzutnikach TTL typu latch. Jako obwód we/wy służy układ Z80 PIO.  Ten pojedynczy układ podłącza się do magistrali danych w sposób pokazany powyżej. Udostępnia on wymagane 16 bitów we/wy kompatybilnego z układami TTL. Ten prosty komputer o dosyć dużych możliwościach jest zbudowany tylko z trzech układów LSI, prostego oscylatora i pojedynczego zasilania 5V.

 

Dodawanie pamięci RAM

Większość systemów komputerowych wymaga nieco zewnętrznej pamięci RAM na przechowywanie danych oraz realizację stosu maszynowego. Rys.18 pokazuje sposób dodania 256 bajtów pamięci statycznej do przykładu z rys.17. Przestrzeń adresowa zostanie zorganizowana następująco:

  Adres:
1 KB pamięci ROM 0000H

03FFH
256 bajtów pamięci RAM 0400H

04FFH

 

Na tym rysunku przestrzeń adresowa jest opisana w notacji szesnastkowej. Bit adresowy A10 oddziela obszar ROM od obszaru RAM, co pozwala użyć tego adresu do funkcji wyboru układu pamięci. Przy większej ilości zewnętrznej ROM lub RAM konieczny jest prosty dekoder TTL do tworzenia sygnałów wyboru modułów pamięciowych.

 

Rys.18 Implementacja ROM i RAM

 

Kontrola szybkości pamięci

W wielu systemach wolne pamięci mogą zmniejszyć koszty. Linia WAIT w mikroprocesorze Z80 pozwala mu współpracować z pamięcią o dowolnej szybkości. Wymagania co do czasu dostępu do pamięci są najbardziej istotne w fazie M1 cyklu pobierania instrukcji. Wszystkie pozostałe cykle dostępu do pamięci kończą się w dodatkowym czasie równym jednej połowie cyklu zegarowego. Dlatego czasami dobrze jest dodać jeden cykl oczekiwania do cyklu M1, aby mogły być użyte wolniejsze pamięci. Na rys.19 jest przykład prostego obwodu, który realizuje to zadanie. Obwód ten można zmienić tak, aby dodać pojedynczy cykl oczekiwania do dowolnego dostępu do pamięci, co pokazano na rys.20.

 

Rys.19 Dodawanie jednego cyklu oczekiwania do cyklu M1

 

Rys.20 Dodawanie jednego cyklu oczekiwania do dowolnego cyklu pamięci

 

Połączenie z pamięciami dynamicznymi RAM

Każda z osobna pamięć dynamiczna RAM posiada swoje własne specyfikacje, które wymagają nieznacznych modyfikacji przedstawionych tutaj przykładowych rozwiązań. Firma ZILOG udostępniła materiały opisujące sposoby łączenia mikroprocesora Z80 z większością popularnych pamięci dynamicznych RAM.

Rys.21 przedstawia sieć logiczną niezbędną do połączenia 8 KB pamięci dynamicznej RAM przy pomocy 18-nóżkowych pamięci dynamicznych 4K. Sieć logiczna zakłada, iż ta pamięć RAM będzie jedyną pamięcią w systemie, więc linia A12 jest używana do wyboru pomiędzy dwoma stronami pamięci. W czasie odświeżania wszystkie pamięci w systemie muszą być odczytane. Mikroprocesor udostępnia poprawny adres na liniach od A0 do A6. Przy dodawaniu większej ilości pamięci do systemu konieczne jest zastąpienie tylko tych dwóch bramek, które działają na linii A12, dekoderem operującym na wszystkich pożądanych bitach adresowych. W większych systemach zwykle potrzebne stają się bufory magistrali adresowej i adresowej.

 


Rys.21 Dołączanie pamięci dynamicznych

 

 


   I Liceum Ogólnokształcące   
im. Kazimierza Brodzińskiego
w Tarnowie

©2018 mgr Jerzy Wałaszek

Dokument ten rozpowszechniany jest zgodnie z zasadami licencji
GNU Free Documentation License.

Pytania proszę przesyłać na adres email: i-lo@eduinf.waw.pl

W artykułach serwisu są używane cookies. Jeśli nie chcesz ich otrzymywać,
zablokuj je w swojej przeglądarce.
Informacje dodatkowe