74172 – 16-bitowy rejestr wieloportowy z wyjściami trójstanowymi

 
   

Oznaczenie graficzne rejestru typu 74172

 

Opis

Układ 74172 zawiera zespół 16 bitowy rejestr z wyjściami trójstanowymi (ang. 16-bit Multiple-port Register File with 3-state Outputs). Rejestr jest logicznie zorganizowany w 8 rejestrów 2-bitowych. Dostęp do rejestrów odbywa się niezależnie z dwóch obwodów. Pozwala to jednocześnie czytać i zapisywać dwie pary rejestrów 2-bitowych.Układ podzielony jest na dwie niezależne od siebie sekcje:

Sekcja nr 1 pozwala zapisywać dane do dowolnego rejestru 2-bitowego i jednocześnie odczytywać stan innego rejestru 2-bitowego. W sekcji nr 1 odczyt i zapis są od siebie niezależne.

Sekcja nr 2 pozwala zapisywać dwa bity, czytać dwa wybrane bity lub jednocześnie zapisywać dwa bity i odczytywać je z rejestru.

Bez względu na wybrany tryb pracy obie sekcje są od siebie niezależne.

Opis wejść/wyjść:

1DA, 1DB dane wejściowe dla sekcji 1. Dane są wprowadzane do wybranej komórki 2-bitowej rejestru przy narastającym zboczu sygnału zegarowego, jeśli sygnał 1GW ma stan niski.
2DA, 2DB dane wejściowe dla sekcji 2. Dane są wprowadzane do wybranej komórki 2-bitowej rejestru przy narastającym zboczu sygnału zegarowego, jeśli sygnał 2GW ma stan niski.
1QA, 1QB wyjście danych dla sekcji 1
2QA, 2QB wyjście danych dla sekcji 2
1W0, 1W1, 1W2 adres binarny komórki 2-bitowej w rejestrze, która jest wybrana do zapisu w sekcji 1
2W/R0, 2W/R1, 2W/R2 adres binarny komórki 2-bitowej w rejestrze, która jest wybrana do zapisu lub odczytu w sekcji 2
1GW, 2GW stan niski zapisuje dane z wejść odpowiedniej sekcji do wybranej adresem komórki 2-bitowej w rejestrze
1R0, 1R1, 1R2 adres binarny komórki 2-bitowej w rejestrze, która jest wybrana do odczytu w sekcji 1
1GR, 2GR stan niski powoduje odczyt wybranej w sekcji komórki 2-bitowej rejestru i przesłanie danych na wyjścia Q tej sekcji. Jeśli sygnał ten jest w stanie wysokim, to wyjście Q sekcji przechodzi w stan wysokiej impedancji.
CLK sygnał zegarowy. Dane są wprowadzane do rejestru przy dodatnim zboczu sygnału na tym wejściu. Sygnał zegarowy jest wspólny dla obu sekcji.

Ponieważ obie sekcje pracują niezależnie od siebie, może się zdarzyć, że obie próbują zapisać dane do tej samej komórki rejestru. Jeśli sygnały wejściowe danych w obu sekcjach różnią się (tzn. 1DA ≠ 2DA lub 1DB ≠ 2DB), to w komórce zostanie zapisany stan 0 dla różniących się bitów.

Schemat blokowy

 

Obudowa DIL-24

Wybrane parametry elektryczne

  Opis parametru 74172 Jednostka
VCC Napięcie zasilania 4,75...5,25 V
VIH Napięcie wejściowe dla stanu 1 2 V
VIL Napięcie wejściowe dla stanu 0 0,8 V
VOH Napięcie wyjściowe dla stanu 1 2,4...3 V
VOL Napięcie wyjściowe dla stanu 0 0,2...0,4 V
IIH Prąd wejściowy w stanie 1 40 µA
IIL Prąd wejściowy w stanie 0 wejścia D,1W,1R,GW -0,8 mA
pozostałe -1,6
IO(off) Prąd wyjściowy w stanie wysokiej impedancji 40 µA
IOH Prąd wyjściowy w stanie 1 -5,2 mA
IOL Prąd wyjściowy w stanie 0 16 mA
ICC Prąd zasilania 112...170 mA
TA Zakres temperatur pracy 0...70 °C
fclock Częstotliwość zegara 0...20 MHz
tw(clock) Szerokość impulsu CLK 25 ns

 

Dane techniczne układu w Internecie

74172

 



List do administratora Serwisu Edukacyjnego Nauczycieli I LO

Twój email: (jeśli chcesz otrzymać odpowiedź)
Temat:
Uwaga: ← tutaj wpisz wyraz  ilo , inaczej list zostanie zignorowany

Poniżej wpisz swoje uwagi lub pytania dotyczące tego rozdziału (max. 2048 znaków).

Liczba znaków do wykorzystania: 2048

 

W związku z dużą liczbą listów do naszego serwisu edukacyjnego nie będziemy udzielać odpowiedzi na prośby rozwiązywania zadań, pisania programów zaliczeniowych, przesyłania materiałów czy też tłumaczenia zagadnień szeroko opisywanych w podręcznikach.



   I Liceum Ogólnokształcące   
im. Kazimierza Brodzińskiego
w Tarnowie

©2017 mgr Jerzy Wałaszek

Dokument ten rozpowszechniany jest zgodnie z zasadami licencji
GNU Free Documentation License.