Bity w elektronice
Rejestr


Bramki logiczne
Cyfrowe układy scalone TTL i CMOS
Zasilanie układów TTL i CMOS
Układy kombinatoryczne z bramek cyfrowych
Przerzutniki
  Zastosowania
Przerzutnik RS
Przerzutnik D
Przerzutnik J-K
Licznik asynchroniczny
Licznik synchroniczny
Licznik rewersyjny
Rejestr
Rejestr przesuwający

 

Rejestr (ang. register) jest układem cyfrowym służącym do zapamiętywania określonej porcji bitów danych. Rejestry stosuje się tam, gdzie występuje potrzeba chwilowego przechowania niewielkiej ilości informacji binarnej (np. wynik pewnej operacji arytmetycznej lub logicznej). Rejestry budowane są z przerzutników.

Określmy sygnały wejściowe i wyjściowe dla typowego rejestru:

 

 

 

 

 

Sygnały wejściowe A, B, C i D podają informację do zapamiętania w rejestrze. Wejście CLK jest wejściem zapisującym informację z wejść A...D do rejestru. W zależności od typu zastosowanych przerzutników zapis może następować przy zmianie poziomu logicznego na wejściu CLK z 0 na 1 (zbocze dodatnie) lub z 1 na 0 (zbocze ujemne). Informacja przechowywane w rejestrze pojawia się na wyjściach QA, QB, QC i QD. Stan niski na wejściu CLR powoduje wyzerowanie wszystkich wyjść QA...QD rejestru.

Poniżej przedstawiamy symulacje sieci logicznych rejestrów zbudowanych z różnych przerzutników.

Rejestr na bazie przerzutników SR/D-LATCH

Typowym układem pracy przerzutnika w rejestrze jest przerzutnik D. Rejestr pokazany z lewej strony został zbudowany z bramek NAND tworzących przerzutniki SR pracujące jako D-LATCH. Gdy sygnał zegarowy CLK przyjmuje poziom logiczny 1, odblokowane zostają bramki wejściowe i dane z wejść A...D przedostają się na wejścia przerzutników.

Wejścia S i R przerzutników są zawsze wysterowane przeciwnymi sygnałami logicznymi, nie pojawi się zatem stan niedozwolony (S = 0 i R = 0).

Przerzutnik SR ustawiają się zgodnie z sygnałami wejściowymi. Gdy sygnał zegarowy CLK powróci do stanu 0, na wejściach przerzutników pojawiają się sygnały neutralne i przerzutniki pamiętają ostatnio wprowadzony stan.

W czasie trwania impulsu zegarowego stan wejść przenosi się na wyjścia. Jeśli dowolne wejście zmieni swój stan, to odpowiadające mu wyjście również się odpowiednio zmieni - możesz to przetestować klikając na przycisk CLK, a następnie zmieniając stan wybranego wejścia. Zatrzaśnięcie informacji następuje dopiero po przejściu sygnału zegarowego CLK w stan niski. W tym stanie zmiany wejść nie przenoszą się na wyjście - rejestr pamięta informację.

Tego typu rejestr można zbudować bezpośrednio za pomocą jednego układu SN7477, który właśnie zawiera 4 przerzutniki D-LATCH:

 

 

 

 

Rejestr na bazie przerzutników D FLIP FLOP

 

Jeśli do budowy rejestru zastosujemy przerzutniki D Flip Flop, to przepisanie danych wejściowych A...D do rejestru wystąpi przy narastającym zboczu (przejściu ze stanu 0 do stanu 1) sygnału zegarowego CLK. Przy ustalonym poziomie logicznym na wejściu CLK dane wejściowe A...D nie wpływają na pamiętaną przez rejestr informację.

Identyczny rejestr możemy zbudować przy pomocy układu scalonego SN74175, który zawiera cztery przerzutniki D Flip Flop sterowane wspólnym sygnałem zegarowym. Układ udostępnia wejście zerowania oraz dodatkowo wyjścia komplementarne Q z każdego przerzutnika.

 

 

Rejestr na bazie przerzutników J-K

Budowa zwykłych rejestrów z przerzutników J-K jest oczywiście możliwa, lecz mniej korzystna od budowy rejestrów z przerzutników D, ponieważ musimy zastosować dodatkowe inwertory na wejściach K (przekształcenie przerzutnika J-K w przerzutnik D). Zalety przerzutników J-K ujawniają się przy bardziej zaawansowanych konstrukcjach. Wpis informacji z wejść A...D do przerzutników następuje przy ujemnym zboczu (przejściu ze stanu 1 do stanu 0) sygnału zegarowego CLK.

 

 


Magistrala

Jeśli w układzie cyfrowym stosujemy kilka rejestrów, pomiędzy którymi chcemy wymieniać dane, to pojawia się problem ich efektywnego łączenia. Wyjść układów cyfrowych nie wolno łączyć ze sobą, gdyż prowadzi to do zwarć mogących uszkodzić układy scalone. Jednym z możliwych rozwiązań jest zastosowanie multiplekserów, jednakże jest to rozwiązanie skomplikowane i kosztowne. Dużo lepszym rozwiązaniem jest użycie magistrali (ang. bus), która jest zbiorem linii sygnałowych przesyłających po jednym bicie informacji. Wejścia danych wszystkich rejestrów są połączone bezpośrednio z liniami magistrali. Jednakże wyjścia rejestrów muszą być dołączane do magistrali przez specjalne bramki trójstanowe (ang. tri-state output gate).

 

 

Bramka trójstanowa posiada wejście danych A, wyjście danych Y oraz wejście sterujące G. Jeśli na wejściu G utrzymuje się stan aktywny (1 lub 0 w zależności, czy jest to wejście G, czy G), to bramka zachowuje się jak zwykły bufor - sygnał z wejścia A przedostaje się na wyjście Y. Jeśli na wejście G podany zostanie stan nieaktywny, to wyjście Y przechodzi w stan wysokiej oporności, co praktycznie oznacza całkowite odcięcie tej bramki od linii wyjściowej. Dzięki temu rozwiązaniu do magistrali można podłączać wyjścia wielu układów cyfrowych bez obawy o zwarcia - pod warunkiem oczywiście, iż tylko jedno z tych urządzeń jest w danej chwili aktywne.

Poniżej przedstawiamy przykład podłączenia do wspólnej magistrali czterech rejestrów 4 bitowych za pomocą bramek trójstanowych.

 

 

Wpis danych A...D z magistrali do wybranego rejestru następuje po podaniu impulsu na wejście od CLK1 do CLK4. Na magistrali można umieścić zawartość wybranego rejestru przez podanie stanu 0 na jedno z wejść EN1...EN4.

Przez odpowiednie manipulowanie sygnałami CLKn i ENn można przepisywać dane pomiędzy dowolnymi parami rejestrów. Na przykład przeniesienie danych z rejestru REG2 do REG4 nastąpi po ustawieniu na 0 EN2 oraz po podaniu impulsu zegarowego na CLK4.

Na schematach blokowych magistralę rysuje się zwykle pogrubioną kreską. Poszczególne linie tworzące magistralę opisuje się za pomocą nazw. Sygnały dołącza się do magistrali podając nazwę linii. W ten sposób schematy sieci logicznych zawierających magistrale stają się bardziej przejrzyste.

 

 

Bramki trójstanowe produkowane są przez przemysł elektroniczny w różnych konfiguracjach. Poniżej zebraliśmy informacje o kilku popularnych układach cyfrowych.

 

SN74125 - cztery buforowe bramki trójstanowe sterowane stanem niskim
SN74126 - cztery buforowe bramki trójstanowe sterowane stanem wysokim
SN74365 - sześć bramek trójstanowych włączanych wspólnymi wejściami sterującymi G
SN74366 - sześć trójstanowych inwertorów włączanych wspólnymi wejściami sterującymi G

Więcej informacji na temat bramek trójstanowych i sposobów ich wykorzystywania znajdziesz w materiałach producentów.

 



List do administratora Serwisu Edukacyjnego Nauczycieli I LO

Twój email: (jeśli chcesz otrzymać odpowiedź)
Temat:
Uwaga: ← tutaj wpisz wyraz  ilo , inaczej list zostanie zignorowany

Poniżej wpisz swoje uwagi lub pytania dotyczące tego rozdziału (max. 2048 znaków).

Liczba znaków do wykorzystania: 2048

 

W związku z dużą liczbą listów do naszego serwisu edukacyjnego nie będziemy udzielać odpowiedzi na prośby rozwiązywania zadań, pisania programów zaliczeniowych, przesyłania materiałów czy też tłumaczenia zagadnień szeroko opisywanych w podręcznikach.



   I Liceum Ogólnokształcące   
im. Kazimierza Brodzińskiego
w Tarnowie

©2017 mgr Jerzy Wałaszek

Dokument ten rozpowszechniany jest zgodnie z zasadami licencji
GNU Free Documentation License.