Bity w elektronice
Przerzutnik J-K


Bramki logiczne
Cyfrowe układy scalone TTL i CMOS
Zasilanie układów TTL i CMOS
Układy kombinatoryczne z bramek cyfrowych
Przerzutniki
  Zastosowania
Przerzutnik RS
Przerzutnik D
Przerzutnik J-K
Licznik asynchroniczny
Licznik synchroniczny
Licznik rewersyjny
Rejestr
Rejestr przesuwający

 

Przerzutnik J-K (ang. J-K flip flop) jest najbardziej uniwersalnym i najpowszechniej stosowanym rodzajem przerzutnika cyfrowego z uwagi na swoją uniwersalność, która pozwala na łatwe zastosowanie w różnych układach cyfrowych. Przerzutnik posiada dwa wejścia sterujące J i K (litery te wybrano arbitralnie jako dwie kolejne litery alfabetu), jedno wejście zegarowe C oraz dwa komplementarne wyjścia Q i Q. Niektóre rozbudowane wersje tego przerzutnika posiadają dodatkowo dwa asynchroniczne wejścia PRESET (ustawia Q na 1) oraz CLEAR (ustawia Q na 0).

Poniżej umieściliśmy symulację sieci logicznej przerzutnika J-K zbudowanego z bramek NAND.

 

J K C Q
X X 0 Qn-1
0 0 X Qn-1
1 0 1 1
0 1 1 0
1 1 Qn-1

 

Przerzutnik J-K jest rozbudowanym przerzutnikiem S-R, do którego dodajemy dodatkowy człon z dwóch bramek sterujący sygnałami na wejściach S i R. Zadaniem tego członu jest uniemożliwienie wysterowania końcowego przerzutnika S-R sygnałami zabronionymi. Uzyskujemy to sprzęgając wejście S z wyjściem Q oraz wejście R z wyjściem Q. Ponieważ wyjścia Q i Q są komplementarne (o stanach przeciwnych), nigdy nie dojdzie do sytuacji, w której oba wejścia S i R znajdą się w stanie niskim.

Przeanalizujmy pracę przerzutnika J-K.

Przerzutnik J-K Master Slave

Aby pozbyć się kłopotów z doborem czasu trwania impulsu zegarowego (ważne tylko dla J = K = 1), często stosuje się układ Master/Slave, który opisaliśmy dokładnie przy okazji synchronicznego przerzutnika RS wyzwalanego zboczem. Przerzutniki J-K Master/Slave są wyzwalane zboczem sygnału zegarowego, zatem nie wystąpią w nich problemy ze wzbudzaniem się układu. Poniżej przedstawiamy symulację przykładowej sieci logicznej przerzutnika J-K Master/Slave:

 

J K C Q
X X 0 Qn-1
X X 1 Qn-1
0 0 X Qn-1
1 0 1→0 1
0 1 1→0 0
1 1 1→0 Qn-1

 

Dokonajmy analizy pracy powyższego układu.

Zwróć uwagę, iż zastosowanie układu Master/Slave spowodowało, iż sygnał zegarowy nie musi być ograniczany czasowo. Wyzwalanie przerzutnika następuje tylko w momencie przejścia tego sygnału ze stanu 1 na 0. Natomiast czas pomiędzy kolejnymi zboczami sygnału zegarowego może być dowolnie długi.

Przemysł elektroniczny produkuje cyfrowe układy scalone zawierające różne wersje przerzutników J-K. Poniżej podajemy dwa przykładowe układy scalone z przerzutnikami J-K Master/Slave.

 

SN7472 - przerzutnik J-K MS z ustawianiem i zerowaniem
wyzwalany ujemnym zboczem sygnału zegarowego

SN7473 - dwa przerzutniki J-K MS z zerowaniem
wyzwalane ujemnym zboczem sygnału zegarowego

 



List do administratora Serwisu Edukacyjnego Nauczycieli I LO

Twój email: (jeśli chcesz otrzymać odpowiedź)
Temat:
Uwaga: ← tutaj wpisz wyraz  ilo , inaczej list zostanie zignorowany

Poniżej wpisz swoje uwagi lub pytania dotyczące tego rozdziału (max. 2048 znaków).

Liczba znaków do wykorzystania: 2048

 

W związku z dużą liczbą listów do naszego serwisu edukacyjnego nie będziemy udzielać odpowiedzi na prośby rozwiązywania zadań, pisania programów zaliczeniowych, przesyłania materiałów czy też tłumaczenia zagadnień szeroko opisywanych w podręcznikach.



   I Liceum Ogólnokształcące   
im. Kazimierza Brodzińskiego
w Tarnowie

©2017 mgr Jerzy Wałaszek

Dokument ten rozpowszechniany jest zgodnie z zasadami licencji
GNU Free Documentation License.