Bity w elektronice
Sterowanie wyświetlaczem kostki do gry


Bramki logiczne
Cyfrowe układy scalone TTL i CMOS
Zasilanie układów TTL i CMOS
Zjawisko hazardu w sieciach logicznych
  Projekty
Bramka sterowana OR - AND - EXOR - NAND
Czytnik klawiatury numerycznej
Konwerter kodu 8421 na kod Gray'a
Konwerter kodu Gray'a na kod 8421
8-bitowy generator bitu parzystości
Konwerter kodu BCD na kod Aikena
Konwerter kodu Aikena na kod BCD
Sterowanie wyświetlaczem kostki do gry
Sterowanie wyświetlaczem cyfrowym LED
Konwerter kodu BCD na kod 1 z 10
Sterownik wskaźnika postępu z 10 diod LED
4-bitowy multiplekser
4-bitowy demultiplekser
1-bitowy sumator

 

Opis

Różnego rodzaju gry elektroniczne są wciąż bardzo popularne i w przyszłości zapewne sytuacja ta nie ulegnie zmianie. Gry losowe wykorzystują przypadkowość różnych zdarzeń - np. ułożenie kart w potasowanej talii, zatrzymanie się kulki na odpowiednim polu ruletki, układ oczek na kostce itp. Samodzielne zaprojektowanie losowej gry logicznej może być bardzo ambitnym wyzwaniem. Ten rozdział może wam w tym pomóc.

Określenie funkcji logicznych

W tym rozdziale zaprojektujemy sterownik elektronicznej kostki do gry. Na wejściu będziemy podawać w kodzie 8421 liczbę od 0 do 7, a na wyjściu otrzymamy sygnały sterujące 7 diodami LED, tworzącymi oczka kostki. Opisany sterownik może posłużyć jako element gry elektronicznej w kości, ale to już inny temat. Poniżej przedstawiamy definicje sygnałów wejściowych i wyjściowych sterownika:

 

 

W poniższej tabeli zestawiliśmy kody wejściowe oraz wynikowe stany kostki. W ostatnim wierszu są podane wyjścia sterownika, które mają stan wysoki dla danego układu kostki.

 

kod 000 001 010 011 100 101 110 111
kostka
wyjścia - D BF BDF ABFG ABDFG ABCEFG ABCDEFG

 

Na kostce nie występuje nigdy układ 7 oczek - wprowadziliśmy go jednak umyślnie wraz z układem zerowym (a nóż się przyda). Na podstawie powyższej tabeli tworzymy mapy Karnaugha dla poszczególnych wyjść, sterujących diodami LED w kostce.

 

Wyjścia A i G : 100, 101, 110, 111

00 01 11 10
0 0 0 0 0
1 1 1 1 1

A = G = c

 

Wyjścia B i F : 010, 011, 100, 101, 110, 111

00 01 11 10
0 0 0 1 1
1 1 1 1 1
B1 = c
00 01 11 10
0 0 0 1 1
1 1 1 1 1
B2 = b

 

Wyjścia C i E : 110, 111

00 01 11 10
0 0 0 0 0
1 0 0 1 1

 

Wyjście D : 001, 011, 101, 111

00 01 11 10
0 0 1 1 0
1 0 1 1 0

D = a

 

Podsumujmy:

 

 A = G = c


 D = a


Symulacja sieci logicznej

Na podstawie wyprowadzonych funkcji projektujemy sieć logiczną z bramek NAND. Symulację tej sieci przedstawiamy poniżej. W rzeczywistym układzie cyfrowym wyjścia sterownika muszą być zbuforowane, ponieważ pojedyncza bramka może nie być w stanie wysterować dwie diody LED, które sumarycznie pobierają prąd ponad 30 mA.

 

Zestawienie elementów

SN7400 x 1

SN7404 x 1

  



List do administratora Serwisu Edukacyjnego Nauczycieli I LO

Twój email: (jeśli chcesz otrzymać odpowiedź)
Temat:
Uwaga: ← tutaj wpisz wyraz  ilo , inaczej list zostanie zignorowany

Poniżej wpisz swoje uwagi lub pytania dotyczące tego rozdziału (max. 2048 znaków).

Liczba znaków do wykorzystania: 2048

 

W związku z dużą liczbą listów do naszego serwisu edukacyjnego nie będziemy udzielać odpowiedzi na prośby rozwiązywania zadań, pisania programów zaliczeniowych, przesyłania materiałów czy też tłumaczenia zagadnień szeroko opisywanych w podręcznikach.



   I Liceum Ogólnokształcące   
im. Kazimierza Brodzińskiego
w Tarnowie

©2017 mgr Jerzy Wałaszek

Dokument ten rozpowszechniany jest zgodnie z zasadami licencji
GNU Free Documentation License.